UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Vivado デザイン ハブ - プログラミングおよびデバッグ

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

よくある質問 (FAQ)

Lab Edition (英語)日本語
 What is Vivado Lab Edition and How Do I Install It? Vivado Lab Edition の概要およびインストール方法を教えてください。
プログラム (英語) (表示数を増やす ...)日本語
 How can I debug my design that is running on a board that is connected to a remote system? リモート システムに接続されているボード上で実行されているデザインをデバッグする方法を教えてください。
 Which JTAG Cables are Supported by Vivado? Vivado でサポートされている JTAG ケーブルを教えてください。
 What is Vivado Hardware Server? Vivado ハードウェア サーバーについて教えてください。
 How Do I Connect to a Target that is Running at Frequencies Lower than 15 MHz? 周波数が 15 MHz 以下で動作しているターゲットに接続する方法を教えてください。
 How Do I Connect to a JTAG Chain Which Contains More Than 32 Devices? 32 個以上のデバイスを含む JTAG チェーンに接続する方法を教えてください。
コンフィギュレーション メモリのプログラム (英語)日本語
 How Do I Generate Bitstreams for Use with Configuration Memory Devices? コンフィギュレーション メモリ デバイスで使用するビットストリームの生成方法を教えてください。
 How Do I Create a Configuration Memory File (.mcs)? コンフィギュレーション メモリ ファイル (.mcs) の作成方法を教えてください。
 How Do I Verify and/or Readback the Configuration Data (i.e.,.bit file) Downloaded into an FPGA? FPGA にダウンロードするコンフィギュレーション データ (BIT ファイルなど) を検証/リードバックする方法を教えてください。
デバッグ (英語) (表示数を増やす ...)日本語
 What Are the Different Types of Debug Cores Supported in Vivado? Vivado をサポートされるデバッグ コアを教えてください。
 How Can I Automate Debugging My Design In-System? システムでのデザインのデバッグを自動化する方法を教えてください。
 What Are the Debug Cores that Can be Inserted into the Design? デザインに挿入できるデバッグ コアを教えてください。
 How Can I Invoke the Setup Debug Wizard and What Does it Do? Setup Debug ウィザードの起動方法とその使用方法について教えてください。
 What Are the Dashboards and How Do I Use Them? ダッシュボードの概要と使用方法を教えてください。
シリアル IO (英語)日本語
 How Can I Generate a Custom IBERT Design for the GTs on My Board? ボード上の GT にカスタム IBERT デザインを生成する方法について教えてください。
 How Can I Automate Taking the Measurement of the Quality of My High-Speed Serial I/O Channel? 高速シリアル I/O チャネルの品質の計測を自動化する方法を教えてください。

重要なラーニング資料

ビデオ (英語) (表示数を増やす ...)日本語
 Post-Implementation Debug Using ECO Flow ECO フローを使用したインプリメンテーション後のデバッグ
 In-system IBERT 2017 年夏頃リリース予定です。
 Using JTAG to AXI Master in Vivado 
 Debugging Remotely Using Vivado Vivado を使用したリモート デバッグ
 Using New Dashboards in Vivado Logic Analyzer Vivado ロジック解析での新しいダッシュボードの使用方法
手法ガイド (英語)日本語
 Best practices for setting up logic analyzer core ロジック アナライザー コアの最適な設定方法
ユーザー ガイド (英語)日本語
 Configuration and Debug Tips and Recommendations コンフィギュレーション、デバッグに関するヒントおよび推奨事項
 Vivado Design Suite User Guide: Programming and Debugging Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ
 UltraScale Architecture Configuration User Guide UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド
 7 Series FPGAs Configuration User Guide 7 シリーズ FPGA コンフィギュレーション ユーザー ガイド
アプリケーション ノート (英語)日本語
 Bitstream Identification with USER_ACCESS using the Vivado Design Suite Vivado Design Suite を使用した USER_ACCESS によるビットストリーム識別