UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

Vivado デザイン ハブ - パーシャル リコンフィギュレーション

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

はじめに

概要 (英語)日本語
 Partial Reconfiguration Home Page パーシャル リコンフィギュレーション ホーム ページ
 Vivado Design Suite User Guide: Partial Reconfiguration Vivado Design Suite ユーザー ガイド: パーシャル リコンフィギュレーション
 Vivado Design Suite Tutorial: Partial Reconfiguration 
 Partial Reconfiguration for UltraScale+ UltraScale+でのパーシャル リコンフィギュレーション (2017 年 4 月末リリース予定)
 Partial Reconfiguration for UltraScale UltraScale でのパーシャル リコンフィギュレーション
 Partial Reconfiguration in Vivado (7 Series) Vivado でのパーシャル リコンフィギュレーション
キー コンセプト (英語)日本語
 What Does Partial Reconfiguration Software Flow Look Like? パーシャル リコンフィギュレーション ソフトウェア フローについて教えてください。
 Can I Use the Vivado IDE in Project Mode for Partial Reconfiguration? Vivado IDE でパーシャル リコンフィギュレーションを実行するときにプロジェクト モードを使用できますか。
 How Do I Program the Full and Partial BIT files? フルまたはパーシャル BIT ファイルをプログラムする方法を教えてください。
 What Are the Key Design Considerations for Partial Reconfiguration with 7 Series Devices? 7 シリーズ デバイスでパーシャル リコンフィギュレーションを実行する際のデザインでの主な考慮事項について教えてください。
 What Are the Key Design Considerations for Partial Reconfiguration with UltraScale and UltraScale+ Devices? UltraScale および UltraScale+ デバイスでのパーシャル リコンフィギュレーションで主なデザイン考慮事項を教えてください。
 How Do I Floorplan My Reconfigurable Modules? リコンフィギャラブル モジュールのフロアプラン方法を教えてください。
 Can I Use Project Flow for Partial Reconfiguration? パーシャル リコンフィギュレーションでプロジェクト フローを使用できますか。
 When Do I Need to Use a Clearing BIT file for UltraScale Devices? いつ UltraScale デバイス用の BIT ファイルをクリアする必要がありますか。
よくある質問 (FAQ) (英語)日本語
 How Do I Obtain a License for Partial Reconfiguration? パーシャル リコンフィギュレーションのライセンスの取得方法を教えてください。
 Can I Use Vivado Debug Cores in a Partial Reconfiguration Design? パーシャル リコンフィギュレーション デザインで Vivado デバッグ コアを使用できますか。
 How Do I Convert a Design from a Standard Flow to the Partial Reconfiguration Flow? デザインの標準フローをパーシャル リコンフィギュレーション フローに変換する方法を教えてください。
 How Do I Use the SNAPPING_MODE Property for Partial Reconfiguration? パーシャル リコンフィギュレーションで SNAPPING_MODE プロパティを使用する方法を教えてください。
 How Do I Load a Bitstream Across the PCI Express Link in UltraScale Devices for Tandem PCIe and Partial Reconfiguration Tandem PCIe またはパーシャル リコンフィギュレーションで PCI Express リンクを介してビットストリームを読み込む方法を教えてください。
 How Do I Manually Control the Placement of the PartPins in Partial Reconfiguration Flow? パーシャル リコンフィギュレーション フローで PartPin の配置を手動で制御する方法を教えてください。
 How Do I Update BRAM with ELF file for Partial Reconfiguration when MicroBlaze is Inside of the Reconfigurable Module? MicroBlaze がリコンフィギャラブル モジュール内にある場合、パーシャル リコンフィギュレーション (PR) のため、ELF ファイルを使用してブロック RAM をアップデートするにはどうしたらよいでしょうか。

パーシャル リコンフィギュレーションに関するリソース

パーシャル リコンフィギュレーション IP (英語)デザイン ファイル日本語
 Partial Reconfiguration Controller Product Page  Partial Reconfiguration Controller 製品ページ
 Partial Reconfiguration Decoupler Product Page  Partial Reconfiguration Decoupler 製品ページ
アプリケーション ノート (英語)デザイン ファイル日本語
  Loading Partial Bitstreams using TFTPデザイン ファイル  TFTP を使用したパーシャル ビットストリームのロード
 Partial Reconfiguration of a Hardware Accelerator with Vivadoデザイン ファイル Zynq-7000 AP SoC プロセッサにおける Vivado Design Suite を使用したハードウェア アクセラレータのパーシャル リコンフィギュレーション
 Demonstration of Partial Reconfiguration Capability on Monolithic Devicesデザイン ファイル モノリシック デバイスでの Soft Error Mitigation IP およびパーシャル リコンフィギュレーションのデモ
 Local Partial Reconfiguration Using Embedded Processing for 3D ICsデザイン ファイル 3D IC 用のエンベデッド プロセッシングを使用したローカル パーシャル リコンフィギュレーション
 MMCM and PLL Dynamic Reconfigurationデザイン ファイル MMCM および PLL のダイナミック リコンフィギュレーション
 PRC/EPRC: Data Integrity and Security Controller for Partial Reconfigurationデザイン ファイル 
 Fast Configuration of PCI Express Technology through Partial Reconfigurationデザイン ファイル 
ホワイト ペーパー (英語)デザイン ファイル日本語
 Partial Reconfiguration of Xilinx FPGAs Using ISE Design Suite  ISE Design Suite を使用したザイリンクス FPGA のパーシャル リコンフィギュレーション
 Flexible Waveform Processing with the Xilinx Zynq-7000 Extensible Processing Platform  

重要なラーニング資料

ソフトウェア ユーザー ガイド (英語)日本語
 Vivado Design Suite User Guide: Using Tcl Scripting Vivado Design Suite ユーザー ガイド: Tcl スクリプト機能の使用
 Vivado Design Suite User Guide: I/O and Clock Planning Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング
 Vivado Design Suite User Guide: Synthesis Vivado Design Suite ユーザー ガイド: 合成
 Vivado Design Suite User Guide: Implementation Vivado Design Suite ユーザー ガイド: インプリメンテーション
 Vivado Design Suite User Guide: Design Analysis and Closure Techniques Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック
 Vivado Design Suite User Guide: Programming and Debugging Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ
7 シリーズ ユーザー ガイド (英語)日本語
 7 Series FPGAs Packaging and Pinout Product Specification 7 シリーズ FPGA パッケージおよびピン配置: 製品仕様
 7 Series FPGAs Clocking Resources User Guide 7 シリーズ FPGA クロッキング リソース ユーザー ガイド
 7 Series FPGAs GTX/GTH Transceivers User Guide 7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド
 7 Series FPGAs Configuration User Guide 7 シリーズ FPGA コンフィギュレーション ユーザー ガイド
リファレンス ガイド (英語)日本語
 Vivado Design Suite Tcl Command Reference Guide Vivado Design Suite Tcl コマンド リファレンス ガイド
 Vivado Design Suite Quick Reference Guide Vivado Design Suite クイック リファレンス ガイド