UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

Zynq UltraScale+ MPSoC デザインの概要

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

エンベデッド プロセッサ デザイン

概要 (英語)日本語
 Zynq UltraScale+ MPSoC Product Page Zynq UltraScale+ MPSoC 製品ページ
 Zynq UltraScale+ MPSoC Featured Videos Zynq UltraScale+ MPSoC 関連ビデオ
 Zynq UltraScale+ MPSoC Embedded Design Methodology Guide Zynq UltraScale+ MPSoC エンベデッド設計ガイド
 Zynq UltraScale+ MPSoC Software Developers Guide Zynq UltraScale+ MPSoC ソフトウェア開発者向けガイド
 Zynq UltraScale+ MPSoC Embedded Design Tutorial Zynq UltraScale+ MPSoC エンベデッド デザイン チュートリアル (2017 年 7 月頃リリース予定)
 Zynq UltraScale+ MPSoC Technical Reference Manual Zynq UltraScale+ MPSoC テクニカル リファレンス マニュアル
 UltraFast Embedded Design Methodology Guide UltraFast エンベデッド デザイン設計手法ガイド
 Introducing the UltraFAST Embedded Design Methodology Checklist UltraFast エンベデッド デザイン設計手法チェックリストの説明
開発ツール (英語)日本語
 Embedded Design Hub - SDSoC Development Environment エンベデッド デザイン ハブ - SDSoC 開発環境
 Embedded Design Hub - Software Development Kit (SDK) エンベデッド デザイン ハブ - ソフトウェア開発キット (SDK)
 PetaLinux Tools Design Hub PetaLinux ツール デザイン ハブ
Vivado Design Suite (英語)日本語
 UltraFast Design Methodology Guide for the Vivado Design Suite UltraFast 設計手法ガイド (Vivado Design Suite 用)
 Vivado Design Suite User Guide: Embedded Processor Hardware Design Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン
 Vivado Design Suite Tutorial: Embedded Processor Hardware Design 
 Vivado Design Hub - Vivado Design Flows Overview Vivado デザイン ハブ - デザイン フローの概要

デザイン リソース

アプリケーション ノート (英語) (表示する資料を減らす)デザイン ファイル日本語
 PS and PL-based Ethernet Performance with LightWeight IP Stackデザイン ファイル LightWeight IP スタックを使用した PS および PL ベースのイーサネット パフォーマンス (6 月末 ~ 7 月頭にリリース予定)
 PS and PL-based 1G/10G Ethernet Solutionデザイン ファイル PS および PL ベースの 1G/10G イーサネット ソリューション
 Integrating LogiCORE SEM IP with AXI in Zynq UltraScale+ Devicesデザイン ファイル AXI を使用した Zynq UltraScale+ デバイスへの LogiCORE SEM IP の統合
 Integrating LogiCORE SEM IP in Zynq UltraScale+ Devicesデザイン ファイル Zynq UltraScale+ デバイスへの LogiCORE SEM IP の統合
 Using DMA with Zynq UltraScale+ MPSoC Controller for PCI Express as Root Portデザイン ファイル PCI Express 用 Zynq UltraScale+ MPSoC コントローラーおよび DMA をルート ポートとして使用
 All Digital VCXO Replacement Using a Gigabit Transceiver Fractional PLL  ギガビット トランシーバーのフラクショナル PLL を使用したデジタル VCXO の置き換え
ホワイト ペーパー (英語) (表示する資料を減らす)デザイン ファイル日本語
 Managing Power and Performance with the Zynq UltraScale+ MPSoC  Zynq UltraScale+ MPSoC で消費電力と性能を最適化
 Toward 5G Xilinx Solutions and Enablers for Next-Generation Wireless Systems  5G に向けて: 次世代ワイヤレス システムに対応するザイリンクス ソリューションと実現技術
 Enabling Virtualization with Xen Hypervisor on Zynq UltraScale+ MPSoCs  Xen ハイパーバイザーと Zynq UltraScale+ MPSoC を使用した仮想化の実現
 Software Migration to 64-bit ARM Heterogeneous Platforms  64 ビット ARM ヘテロジニアス プラットフォームへのソフトウェアの移行
 Pushing Performance and Integration with the UltraScale+ Portfolio  パフォーマンスとインテグレーションを推し進める UltraScale+ ポートフォリオ
 Unleash the Unparalleled Power and Flexibility of Zynq UltraScale+ MPSoCs  Zynq UltraScale+ MPSoC で圧倒的な低消費電力と柔軟性を実現

シリコン資料

Zynq UltraScale+ MPSoC Data SheetsZynq UltraScale+ MPSoC データシート
 Zynq UltraScale+ MPSoC Product Tables and Product Selection Guide 
 Zynq UltraScale+ MPSoC Data Sheet: DC and AC Switching Characteristics Zynq UltraScale+ MPSoC データシート: DC 特性および AC スイッチング特性
Zynq UltraScale+ MPSoC プロセッシング システム (英語)日本語
 Zynq UltraScale+ MPSoC Overview Zynq UltraScale+ MPSoC 概要
 XA Zynq UltraScale+ MPSoC Overview XA Zynq UltraScale+ MPSoC 概要
 Zynq UltraScale+ MPSoC Processing System IP - Product Page Zynq UltraScale+ MPSoC Processing System IP - 製品ページ
 Zynq UltraScale+ MPSoC Processing System IP - Release Notes and Known Issues Zynq UltraScale+ MPSoC Processing System IP - リリース ノートおよび既知の問題
 Zynq UltraScale+ Processing System v2.0 Product Guide Zynq UltraScale+ Processing System v1.2 LogiCORE IP 製品ガイド
Zynq UltraScale+ MPSoC ユーザー ガイド (英語)日本語
 Zynq UltraScale+ MPSoC Packaging and Pinout User Guide Zynq UltraScale+ MPSoC パッケージおよびピン配置ユーザー ガイド
 Zynq UltraScale+ MPSoC Power Management Framework User Guide 
 Zynq UltraScale+ MPSoC OpenAMP Getting Started Guide 
 Zynq UltraScale+ MPSoC Register Reference 
 Xilinx Quick Emulator: User Guide 
UltraScale and UltraScale+ ユーザー ガイド (英語)日本語
 UltraScale Architecture Configuration User Guide UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド
 UltraScale Architecture SelectIO Resources User Guide UltraScale アークテクチャ SelectIO リソース ユーザー ガイド
 UltraScale Architecture Clocking Resources User Guide UltraScale アークテクチャ クロッキング リソース ユーザー ガイド
 UltraScale Architecture Memory Resources User Guide UltraScale アークテクチャ メモリ リソース ユーザー ガイド
 UltraScale Architecture Configurable Logic Block User Guide UltraScale アーキテクチャ コンフィギャラブル ロジック ブロック ユーザー ガイド
 UltraScale Architecture GTH Transceivers User Guide UltraScale アーキテクチャ GTH トランシーバー ユーザー ガイド
 UltraScale Architecture GTY Transceivers User Guide UltraScale アーキテクチャ GTY トランシーバー ユーザー ガイド
 UltraScale Architecture DSP Slice User Guide UltraScale アーキテクチャ DSP スライス ユーザー ガイド
 UltraScale Architecture System Monitor User Guide UltraScale アークテクチャ システム モニター ユーザー ガイド
 UltraScale Architecture PCB Design Guide UltraScale アーキテクチャ PCB デザイン ユーザー ガイド