UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Zynq UltraScale+ MPSoC - デザイン セキュリティ

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

はじめに

システム デザイン、ハードウェア デザイン、およびエンベデッド デザインの詳細は、Zynq UltraScale+ MPSoC デザインの概要デザイン ハブを参照してください。

概要 (英語)日本語
 Zynq UltraScale+ MPSoC Embedded Design Methodology Guide Zynq UltraScale+ MPSoC エンベデッド設計ガイド
 Zynq UltraScale+ MPSoC Technical Reference Manual Zynq UltraScale+ MPSoC テクニカル リファレンス マニュアル
 Zynq UltraScale+ MPSoC Software Developers Guide Zynq UltraScale+ MPSoC ソフトウェア開発者向けガイド
 Zynq UltraScale+ MPSoC Embedded Design Tutorial Zynq UltraScale+ MPSoC エンベデッド デザイン チュートリアル
 ザイリンクス Zynq UltraScale+ MPSoC デザイン フローの概要 
キー コンセプト (英語)日本語
 Methodology Guide - Boot Process Software 手法ガイド - ブート プロセス ソフトウェア
 Methodology Guide - Boot Devices 手法ガイド - ブート デバイス
 TRM - Boot and Configuration TRM (テクニカル リファレンス マニュアル) - ブートおよびコンフィギュレーション
 Software Developers Guide - Boot and Configuration (v5.0) ソフトウェア開発者向けガイド - ブートおよびコンフィギュレーション (v4.0)
 Software Developers Guide - Bootgen Image Creation ソフトウェア開発者向けガイド - Bootgen イメージの作成
 Embedded Design Tutorial - Boot and Configuration エンベデッ ド デザイン チュー ト リアル- ブートおよびコンフィギュレーション
 Zynq UltraScale+ MPSoC - Boot Times Estimation Zynq UltraScale+ MPSoC - ブート時間の見積もり
よくある質問 (FAQ) (英語)日本語
 Zynq UltraScale+ MPSoC - What Devices Are Supported for Configuration? ZynqUltraScale+ MPSoC - コンフィギュレーションでサポートされる フラッシュ デバイス
 Zynq UltraScale+ MPSoC - How to Use U-Boot to Program a "Known to Work" QSPI Flash? Zynq UltraScale+ MPSoC: U-Boot を使用して機能することがわかっている QSPI フラッシュをプログラムする方法

サポート リソース

ソリューション センター (英語)日本語
 Zynq UltraScale+ MPSoC Solution Center Zynq UltraScale+ MPSoC ソリューション センター
 Zynq UltraScale+ MPSoC - Boot and Configuration Zynq UltraScale+ MPSoC - ブートおよびコンフィギュレーション
デザイン アドバイザリ (英語)日本語
 Design Advisory Master Answer Record for Zynq UltraScale+ MPSoC Devices Zynq UltraScale+ MPSoC デバイスのデザイン アドバイザリのマスター アンサー
 Boot from NAND Might Fail if There Is Data Corruption in the First Parameter Page 最初のパラメーター ページにデータ破損があると NAND からのブートでエラーが発生することがある
 FSBL Authenticates the Boot Image in External DDR FSBL がブート イメージを外部 DDR で認証する
 PS-GTR: Multi-lane Link Alignment of PCIe Might Require Greater Than One SKP Ordered Set PS-GTR: PCIe のマルチレーン リンク アライメントに複数の SKP 順序集合が必要な場合がある
その他のリソース (英語)日本語
 Zynq UltraScale+ MPSoC - Boot Times Estimation Zynq UltraScale+ MPSoC - ブート時間の見積もり
 Zynq UltraScale+ MPSoC - QSPI Programming/Booting Checklist Zynq UltraScale+ MPSoC: QSPI プログラム/ブート チェックリスト
 Zynq UltraScale+ MPSoC - SD Booting Checklist Zynq UltraScale+ MPSoC: SD ブート チェックリスト
 Zynq UltraScale+ MPSoC - NAND Programming/Booting Checklist Zynq UltraScale+ MPSoC: NAND プログラム/ブート チェックリスト
ザイリンクス フォーラム - エンベデッド ソリューション (英語のみ) 
 エンベデッド プロセッサ システム デザイン 
このページをブックマークに追加