コンフィギュレーション PROM

このホワイト ペーパーは、システム、およびボード設計者のためにザイリンクス Patform Flash PROM がどのように FPGA コンフィギュレーション デザインを簡素化するかに着目しています。

This document provides a brief description of the Xilinx bitstream compression algorithm based on the LZ77 scheme. FPGA configuration files can be compressed by Xilinx-developed software to reduce memory storage requirements. Compressed configuration files can be stored in a high-density System ACE MPM FPGA configuration controller. The System ACE MPM controller decompresses the files and shifts the original configuration data to the target FPGAs.

このホワイト ペーパーでは、FPGA およびマイクロプロセッサ システム デザインを比較し対比します。また、最先端技術のエレクトロニクス システムの設計者が、アーキテクチャの考慮や決定をするのを支援する目的で開発フローを比較します。

This application note demonstrates the process required to update a single design revision in a Platform Flash XCFP PROM using an IEEE Std 1149.1 Boundary-Scan (JTAG) Serial Vector Format (SVF) file.

このアプリケーション ノートでは、Virtex®-5 および Spartan®-3E FPGA ファミリで導入されたシリアル ペリフェラル インターフェイス (SPI) コンフィギュレーション モードについて説明します。プロトタイプ デザイン用ザイリンクス ケーブルを使用する iMPACT インシステム プログラミング ソリューションを含む ISE® Design Suite についても説明します。

このアプリケーション ノートでは、iMPACT を使用して Virtex®-5 FPGA の JTAG インターフェイスを通して間接的に BPI PROM をプログラムする方法を説明します。必要なハードウェアのセットアップ、BPI-UP PROM ファイルの生成、および間接的なプログラミング フローも説明します。

ザイリンクスの高性能 CPLD および FPGA ファミリは、インシステム プログラミング機能、信頼性の高いピン固定機能、JTAG バウンダリ スキャン テスト機能などを提供します。 この強力な組み合わせにより、デバイス ピン配置を維持したままで大幅なデザイン変更も可能となり、プリント基板の変更が不要になります。

このアプリケーション ノートは、HDL IP から成るリファレンス デザインとインシステム プログラミング (ISP) ソリューションを作成する際にかなりの柔軟性を設計者に提供するザイリンクス Advanced Configuration Environment (ACE) ソフトウェア ユーティリティを含んでいます。

PROM を使用すると、XC1700™ と XC18V00™ シリーズの間での移行が簡単であるという点で有利です。PROM の XC1700 と XC1800 シリーズには互換性があり、プロジェクトの開発中には XC18V00 PROM のインシステム再プログラミング機能を使用し、プロジェクトの生産中には低コストな XC1700 シリーズを使用できるという利点があります。 このアプリケーション ノートでは、XC1700 デザインから XC1800 へのアップグレードと、生産を安定しコストを削減する XC1800 デザインから XC1700 への移行について説明します。 ここで説明されるトピックには、ピン配置互換性、電源とアース接続、およびバウンダリ スキャン チェーンの完全性などがあります。

このアプリケーション ノートは、ザイリンクス CPLD、FPGA、PROM ファミリのコンフィギュレーションとプログラミングのオプションについて説明し、各ファミリで最も頻繁に使われるコンフィギュレーション方法を実際に示します。 このドキュメントは Virtex、Spartan、XPLA3、XC9500、および XC18V00 ファミリのコンフィギュレーション クイック スタート ガイドラインを含んでいます。

XAPP482 は、ソフトウェア コード、ユーザー データ、および不揮発性 Platform Flash PROM でのコンフィギュレーション データを格納してシステム デザインを簡素化し、かつ、コストを削減する MicroBlaze™ システムについて説明します。 ポータブル ハードウェア デザイン、ソフトウェア デザイン、およびインプリメンテーション フローで使用される追加スクリプト ユーティリティを提供します。

このアプリケーション ノートでは、Platform Flash PROM から Spartan™-3A FPGA をコンフィギュレーションする方法について概説します。 PROM ファイルを生成、プログラムするためのハードウェア要件とソフトウェア フローを含んでいます。

このアプリケーション ノートでは、他のすべての機能があるソリューションに比べて、結果的に少ないロジックで、より小さいプログラミング ファイルが可能な、プログラミングに必要である JTAG 機能だけを扱うように設計された HDL IP および、ザイリンクス ソフトウェア ツールを基礎とするロー プロファイル インシステム プログラミング ソリューションについて説明します。

ISP 回路はプロトタイプの開発が高速化されるという利点があります。ただし、いかに強力な回路でも、優れたイン システム プログラミング結果を生み出すには最小限考慮すべき点があります。このアプリケーション ノートでは、ISP デザインで最高のパフォーマンスを得るために考慮すべき点について説明します。

このアプリケーション ノートでは、iMPACT 9.1.01i を使用して Spartan®-3A FPGA の JTAG インターフェイスを通してフェースを通して間接的に SPI シリアル Flash PROM をプログラムする方法を説明します。また、ハードウェアのセットアップ、ファイル生成のソフトウェア フロー、およびプログラミングも含まれています。

This application note covers the details (both hardware and software) of setting up successful configuration and reconfiguration of Virtex®-5 FPGAs from Platform Flash XL.

このアプリケーション ノートでは、少量の汎用のユーザー データをザイリンクス Platform Flash XCF02S (2 Mbit) または XCF04S (4 Mbit) コンフィギュレーション PROM への読み込み方法、および限定された書き込み方法についてを説明します。

このアプリケーション ノートでは、PROM を FPGA に設定した後にザイリンクス コンフィギュレーション PROM(XC18V00 と Platform Flash デバイス) からユーザーに定義されたデータを取り出す方法について説明します。ユーザーが定義したデータをコンフィギュレーション PROM ファイルに加える方法も述べています。

このアプリケーション ノートでは、ユーザーが最大 4 つのデザイン履歴からマルチプル ブート、またはダイナミックに再コンフィギュレーションできる Platform Flash PROM の特長について説明します。

Virtex®-5 FPGA での SPI フラッシュ メモリへのポストコンフィギュレーション アクセス