コンフィギュレーション PROM

This application note outlines how to successfully configure a Spartan™-3A FPGA from a Platform Flash PROM. Including hardware requirements and software flows for generating and programming PROM files.

This application note describes a low-profile In-System Programming solution, consisting of HDL IP and Xilinx® software tools, designed to handle only the JTAG functions needed for programming; resulting in less logic required and a smaller programming file compared to other full-featured solutions.

This application note describes how to indirectly program an SPI Serial Flash PROM through the JTAG interface of a Spartan™-3A FPGA using iMPACT 9.1.01i. The hardware setup, software flows for file generation, and programming are also covered.

このアプリケーション ノートでは、iMPACT を使用して Virtex™-5 FPGA の JTAG インターフェイスを通して間接的に select BPI PROM をプログラムする方法を説明します。必要なハードウェアのセットアップ、BPI-UP PROM ファイルの生成、および間接的なプログラミング フローも説明します。

This application note discusses the Serial Peripheral Interface (SPI) configuration mode introduced in the Virtex™-5 and Spartan™-3E FPGA families. The ISE™ iMPACT in-system programming solution with the Xilinx cables for prototype designs is described.

This application note describes how to retrieve user-defined data from Xilinx configuration PROMs (XC18V00 and Platform Flash devices) after the same PROM has configured the FPGA. The method to add user-defined data to the configuration PROM file is also discussed.

This application note describes a method for the reading and limited writing of small amounts of general-purpose user data into a Xilinx Platform Flash XCF02S (2 Mbit) or XCF04S (4 Mbit) configuration PROM.

このアプリケーション ノートは、ザイリンクス CPLD、FPGA、PROM ファミリのコンフィギュレーションとプログラミングのオプションについて説明し、各ファミリで最も頻繁に使われるコンフィギュレーション方法を実際に示します。 このドキュメントは Virtex Spartan、XPLA3、XC9500、XC17S00、および XC18V00 ファミリのコンフィギュレーション クイック スタート ガイドラインを含んでいます。

This Application Note describes the feature of Platform Flash PROMs that allows the user to Multiple-Boot or dynamically reconfigure from up to four Design Revisions.

XAPP482 describes a working MicroBlaze™ system that stores software code, user data, and configuration data in non-volatile Platform Flash PROMs, simplifying system design and reducing cost. It provides a portable hardware design, software design, and additional script utilities to be used during the implementation flow.

This application note contains a reference design consisting of HDL IP and Xilinx® Advanced Configuration Environment (ACE) software utilities that give designers great flexibility in creating in-system programming (ISP) solutions.

PROM を使用すると、XC1700™ と XC18V00™ シリーズの間での移行が簡単であるという点で有利です。PROM の XC1700 と XC1800 シリーズには互換性があり、プロジェクトの開発中には XC18V00 PROM のインシステム再プログラミング機能を使用し、プロジェクトの生産中には低コストな XC1700 シリーズを使用できるという利点があります。 このアプリケーション ノートでは、XC1700 デザインから XC1800 へのアップグレードと、生産を安定しコストを削減する XC1800 デザインから XC1700 への移行について説明します。 ここで説明されるトピックには、ピン配置互換性、電源とアース接続、およびバウンダリ スキャン チェーンの完全性などがあります。

ザイリンクスの高性能 CPLD および FPGA ファミリにははインシステムでのプログラミング、信頼できるピン固定、JTAG バウンダリ スキャン テストなどの機能があります。これらの機能を組み合わせたデザイン設計を行うことによって、デバイスピン配置を維持したままでの大幅な変更が可能になり、PC ボードの再ツールが不要になります。

Most Xilinx CPLDs, PROMs, and FPGAs have an IEEE Standard 1149.1 (JTAG) port. Xilinx devices with a JTAG port are in-system programmable (ISP) through the JTAG port. The ISP feature is beneficial for fast prototype development. This application note describes a short list of considerations needed to get the best performance from your ISP designs.