CoolRunner-II

このアプリケーション ノートでは、異なった MPEG ビデオ ソース間で素早く確実に選択することができる簡単な論理的なスイッチとしてザイリンクス CoolRunner™-II CPLD をどのように使用できるかを示します。

このアプリケーション ノートでは、モーター コントローラとしてのザイリンクス CPLD の使用について説明します。

このアプリケーション ノートでは Intel プロセッサとハードディスク ドライブを接続する方法について説明します。

このアプリケーション ノートでは、CoolRunner™-II を使用してカウンタとタイマ アプリケーションの周波数分解能を倍にするための方法を示します。

This appnote shows how to use a CoolRunner™-II to interface with multiple SD cards.

標準チップセットでの CoolRunner™-II CPLD の使用。

ドット マトリックス LCD モジュールを制御するために CoolRunner™-II を使用します。デザイン ファイルを含みます。

このアプリケーション ノートでは、ザイリンクス CPLD を使用して LED を駆動する方法について説明します。

This application note describes a method to configure Xilinx FPGAs, such as Spartan®-IIE and Spartan-3 FPGAs, using inexpensive small Serial Peripheral Interface (SPI) flash memories.

このアプリケーション ノートでは、CoolRunner™-II XC2C32A デバイスに収まるポート エキスパンダのデザインを示します。ポート エキスパンダは SMBus と I2C に互換性があります。

このアプリケーション ノートでは、レベル変換としてどのように CoolRunner™-II CPLD を使用するかを示します。

チェックリスト アプリケーション ノートは、最良のプラクティス CPLD デザイン方法を示します。

このアプリケーション ノートでは、ザイリンクス Platform Flash コンフィギュレーション PROM とザイリンクス Spartan™ または Virtex™ ファミリ FPGA 間のコンフィギュレーション データをモニタするザイリンクス CoolRunner-II™ CPLD の使用を説明します。目的は、PROM に格納された 1 つ以上のコンフィギュレーション ファイル用に最新版管理を提供すると同時に FPGA の信頼できるコンフィギュレーションを確かにすることです。

このアプリケーション ノートでは、キーパッド スキャナ用の Verilog ソース コードの機能的な記述を説明します。

このアプリケーション ノートは、ザイリンクス CPLD、FPGA、PROM ファミリのコンフィギュレーションとプログラミングのオプションについて説明し、各ファミリで最も頻繁に使われるコンフィギュレーション方法を実際に示します。 このドキュメントは Virtex Spartan、XPLA3、XC9500、XC17S00、および XC18V00 ファミリのコンフィギュレーション クイック スタート ガイドラインを含んでいます。

このアプリケーション ノートでは、設計者が最も小さな CPLD デバイスにデザインをフィッテングできるように解説します。

電源投入時の CPLD の動作について説明します。

このアプリケーション ノートでは、最適な信頼性と品質のための PCB パッド パターン デザインと QFN パッケージの組み立てについてのガイドラインを説明します。 これはガイドラインですので、ユーザーがプロセスを最適化するためには実際に研究することをお勧めします。

CoolRunner™-II デバイスの簡単な温度コントローラのインプリメンテーション。

This application note demonstrates how a CoolRunner™-II can be used as a power management device for multiple devices, including Virtex®-II and Spartan®:-3.

This application note describes an implementation of a LIN controller on a Xilinx® CoolRunner™-II CPLD. A microcontroller interface is provided, but this could also be implemented as an IP core with minimal effort.

このアプリケーション ノートでは、CoolRunnerTM-II デバイスで 5 v 信号をインターフェイスする方法を紹介します。 電圧信号レベルがロジック デバイスの最大入力要件を超える場合に、これらのテクニックを使用できます。

このアプリケーション ノートには、リフロー ハンダ付け、検査、および鉛フリー パッケージのプロセス改訂のガイドラインを含んでいます。

This application note contains a reference design consisting of HDL IP and Xilinx® Advanced Configuration Environment (ACE) software utilities that give designers great flexibility in creating in-system programming (ISP) solutions.

CoolRunner™-II CPLD デバイスが持つ柔軟性によって、任意の I/O ピンを電圧リファレンス (VREF) ピンとして動作するように設定できます。このアプリケーション ノートでは、VREF ピンの数および配置に関する規則とその手法を解説します。

このアプリケーション ノートは、CoolRunner-II CPLD を使用して、16 ビット コンパクト フラッシュ(CF+) カード インターフェイスのカード側インプリメンテーションについて説明します。このインプリメンテーションには、CIS、メモリ コントロールとステータス レジスタ、16 ビット共通メモリ、および 8 ビット I/O インターフェイスが含まれています。このデザインは、任意のメモリ、DSP またはマイクロコントローラにインターフェイスするための修正が容易です。

このアプリケーション ノートでは、CoolRunner™-II CPLD における DataGATE 機能のさまざまな使用方法についての概要を示します。

このアプリケーション ノートでは、低電力モバイル SDRAM メモリ デバイスで CoolRunner™-II CPLD をインターフェイスする VHDL デザインについて説明します。モバイル SDRAM は、無線、携帯端末、およびモバイル コンピューティング アプリケーションにおいて理想的なメモリ ソリューションであり、ザイリンクス CoolRunner-II 低電力 CPLD ファミリとの組み合わせは最適です。

This document details the VHDL implementation of an 8051 microcontroller interface in a Xilinx® CoolRunner™-II CPLD. CoolRunner CPLDs are the lowest power CPLDs available, making these CPLDs the perfect interface devices for many of today’s popular microcontrollers.

この資料は、ザイリンクス CoolRunner™-II CPLD のファイバ チャネル バイト指向のトランスミッション エンコーダとデコーダの VHDL インプリメンテーションの詳細について説明します。 CoolRunner CPLD は、信頼性のある point-to-point トランシーバが必要なネットワーク デザインで利用することができるもっとも低電力な CPLD です。 CoolRunner CPLD は、高性能と低消費電力を同時に提供する特許を得た Fast Zero Power™ (FZP) 設計技術を利用します。 これらのデバイスは、5.0 ns の pin-to-pin 遅延、100 µA 未満の待機電流 (fMAX で他の競合 CPLD の消費電力の約 1/3) を実現します。

このアプリケーション ノートでは、CoolRunner-II™ CPLD を使用したデジタル カメラ リファレンス デザインについて説明します。

ボードに適用される電圧が CoolRunner™-II CPLD 規格指定の 1.8V VCCINT レベルより高く（あるいは低く）なることがあります。 このような場合は、電源用の IC を使用して DC 間の電圧変換を行います。 レギュレータとして知られているこのデバイスは、 さまざまな入力電圧や出力電流の変動に関係なく、安定した出力電圧を供給できます。 このアプリケーション ノートでは、 さまざまなタイプのレギュレータを説明し、現在入手可能な商業用レギュレータを中心にいくつかの典型的な回路を紹介します。

This application notes describes the CoolRunner™-II CPLD capability called “On the Fly”(OTF) Reconfiguration. OTF permits the CPLD to be operating with a design pattern and simultaneously acquire a second pattern during the operation of the first pattern. The second pattern can be configured into the device with a minimal disturbance to the operation of the device. Additional capabilities, applications and limits to this operation are discussed in further sections.

このアプリケーション ノートは、CoolRunner™-II CPLD を使用しての 8 ビット マイクロコントローラ デザインのインプリメンテーションを説明します。 PicoBlaze™ マイクロコントローラ インストラクションは、特定のアプリケーションのマイクロコントローラ作成用にカスタマイズすることができます。 最新のザイリンクスの CPLD ファミリの CoolRunner-II デバイスは、低消費電力と高速性能の両方を提供します。 PicoBlaze マイクロコントローラ デザイン用の完全な VDHL コードとそのアセンブラ用の C コードも掲載されています。

This document details the VHDL implementation of a Serial Peripheral Interface (SPI) master in a Xilinx® CoolRunner™-II CPLD. CoolRunner-II CPLDs are the lowest power CPLDs available, making this the perfect target device for an SPI Master. To obtain the VHDL code described in this document, go to section VHDL Code Download and Disclaimer, page 19 for instructions. This design fits XC2C256 CoolRunner-II or XCR3256XL CoolRunner<™ XPLA3 CPLDs. For the CoolRunner-II CPLD version, please refer to XAPP348, CoolRunner™ Serial Peripheral Interface Master.

このアプリケーション ノートでは、ザイリンクス CoolRunner-II 256 マクロセル CPLD I2C コントローラ のVHDL インプリメンテーションの詳細について説明します。 CoolRunner-II CPLD は実用されている CPLD のうち電力消費が最も低く、I2C コントローラに最適なターゲット デバイスです。本書で説明されている VHDL コードは VHDL コード ダウンロード セクションで、19 ページの説明をご参考に入手してください。このデザインは XPLA3 および CoolRunner-II CPLD に使用できます。CoolRunner XPLA3 CPLD バージョンは、 XAPP333 CoolRunner XPLA3 I2C バス コントローラ インプリメンテーションをご参照ください。

この資料では、ダブル データ レート (DDR) で CoolRunner™-II CPLD にインターフェイスするリファレンス デザインについて説明します。 レファレンス デザインは 100MHz の動作ができます。

このアプリケーション ノートは、CoolRunnerTM-II CPLD におけるシングル エラー コレクションとダブル エラー ディテクション (SECDED) デザインについて説明します。 CoolRunner-II デバイスはザイリンクスの最新 CPLD で、低消費電力と高速性能を提供します。 また完全な VHDL デザインについても提示します。

この資料は、CoolRunner™-II CPLD ファミリの I/O 構成の包括的な説明になるように作成されています。 I/O ピンには、どんな IC 機能の最もドラマティックな外部から観測されたビヘイビアがあります。 このアプリケーション ノートでは、I/O の駆動力と性能の限界についての詳細に加えて I/O ができる事とできない事について示します。

CoolRunner™-II 64-マクロセル CPLD を使用するデモ ボードについての説明が記載されています。

このアプリケーション ノートでは、N x N デジタル クロスポイント スイッチ用の VHDL ソース コードのファンクショナル記述について説明します。 このコードは 128 マクロセル CoolRunner™-II CPLD デバイス用に 8 インプット 8 アウトプットとデザインされていますが、高集積デバイス用にも容易に対応できます。

このアプリケーション ノートは、 CoolRunner™-II CPLD ファミリ使用の高速デザイン作成方法について説明します。 この最新の 1.8V CPLD ファミリについてのさらに詳しい情報はザイリンクスのウェブ サイト(www.xilinx.co.jp) のファミリ別あるいは製品別のデータシートをご覧ください。 また、アプリケーション ノートもご覧ください。 特に XAPP375 （CoolRunner-II CPLD のタイミングについて説明）と XAPP376 （CoolRunner-II CPLD のマクロセルとロジック エンジンの説明）をご参照ください。

このアプリケーション ノートでは CoolRunner™-II の高度な機能をいかにザイリンクスのソフトウェアで実行するかを説明します。これらの機能は DualEDGE トリガ レジスタ、クロック分周期、 CoolCLOCK、 DataGATE,、Schmitt トリガ入力、I/O ターミネーション タイプなどを含みます。

CoolRunner™-II CPLD は、高速と低電力の両方を兼ね備えた唯一の次世代 CPLD です。 このアプリケーションノートでは、 CoolRunner-II CPLD 独自の電力節約機能を使用して電力消費を最小限にするデザイン手法について説明します。

CoolRunner™-II は、複雑なプログラミング ロジック デバイスの水準を向上させるザイリンクス CPLD ファミリです。 CoolRunner-II は、パッケージの積極的な範囲において高い競争価格で業界で最も低電力な優れた性能を提供します。 このアプリケーション ノートは、CMOS 構成内で CoolRunner-II CPLD がどうロジックを作成するかを説明します。 デザイン ソフトウェアは非常に少ないユーザーの指示で高速で低電力のデザインを自動的に完成するため、おそらく、これらの詳細を知る必要はないでしょう。 CoolRunner-II がどのようにプロセスするか、内部の詳細を理解したい場合、このアプリケーション ノートは役立ちます。 一般的な CoolRunner-II 情報については、CoolRunner-II ファミリ データシートと個々のデバイス データシートを参照してください。

このアプリケーション ノートでは、CoolRunner™-II タイミング モデルについて説明します。 CoolRunner-II タイミング モデルを理解することは、適切なタイミング条件を満たす CPLD デザインを作成するために不可欠です。

このアプリケーション ノートは、CoolRunner™-II デバイス、および PicoBlaze™ プロセッサの CPLD バージョンを使用して、暗号プロセッサを作成するための基礎的な概要について説明します。

このアプリケーション ノートは、CoolRunner™-II CPLD でスマート カード リーダ デザインのインプリメンテーションについて説明します。ソフトウェア ベースのスマート カード リーダ コンピュータ システムのほとんどと異なり、この CoolRunnerII CPLD インプリメンテーションはハードウェア ソリューションです。このデザインにソフトウェア開発は必要ありません。このアプリケーション ノートは、スマート カード リーダのロー レベル プロトコルおよびそのハードウェア インプリメンテーションについて説明します。

このアプリケーション ノートでは、生成、検証プロセスの過程において、ガロア体用乗算器を使用した場合のビット長の増加や複雑化に対する 3 つの解決方法について概説します。

このアプリケーション ノートでは、CoolRunner™ CPLD を使用したワイヤレス トランシーバのデザインについて説明します。ワイヤレス トランシーバは、CoolRunner デモ ボードでインプリメントされます。また、低消費電力の CoolRunner CPLD に最適のアプリケーションです。

このアプリケーション ノートでは、ザイリンクス CoolRunner™ XPLA3 CPLD を使用し、Texas Instruments ADS7870 Analog to Digital Converter (ADC) を制御するためのデザイン インプリメンテーションについて説明します。CoolRunner CPLD は、利用可能な最も低消費電力の CPLD で、ポータブル ハンドヘルド アプリケーションでのシリアル ADC 制御に最適なターゲット デバイスです。 ここでは、CoolRunner CPLD 用の VHDL コード例を記述します。

このアプリケーション ノートでは、ザイリンクス CoolRunner™ XPLA3 CPLD を NAND フラッシュ メモリ メモリ インターフェイスと共に使用するインプリメンテーションについて説明します。CoolRunner CPLD は、最も消費電力の低い CPLD であり、メモリ インターフェイス アプリケーションに最適なターゲット デバイスです。

This document details the VHDL implementation of an system Management Bus (SMBus) controller in a Xilinx CoolRunner™ XPLA3 256-macrocell CPLD. CoolRunner CPLDs are the lowest power CPLDs available, making this the perfect target device for an SMBus controller.

このアプリケーション ノートでは、ザイリンクス CoolRunner™ XPLA3 CPLD CPLD での 8051 マイクロコントローラ インターフェイスの VHDL インプリメンテーションについて説明します。 CoolRunner CPLD は実用されている CPLD のうち電力消費が最も低く、現在汎用されているマイクロコントローラのインターフェイス デバイスとして最適です。