CoolRunner XPLA3

ザイリンクスの高性能 CPLD および FPGA ファミリは、インシステム プログラミング機能、信頼性の高いピン固定機能、JTAG バウンダリ スキャン テスト機能などを提供します。 この強力な組み合わせにより、デバイス ピン配置を維持したままで大幅なデザイン変更も可能となり、プリント基板の変更が不要になります。

このアプリケーション ノートでは、ザイリンクス CPLD を使用して LED を駆動する方法について説明します。

チェックリスト アプリケーション ノートは、最良のプラクティス CPLD デザイン方法を示します。

このアプリケーション ノートでは、CPLD に応用した VHDL の基本を紹介します。この高性能言語の機能を使用し、最高のパフォーマンスを引き出すことのできる CPLD に変換しやすいデザインの実践について解説します。

音楽鑑賞におけるテクノロジの動向は、MP3 ポータブル プレーヤです。これらのプレーヤはメカニカルな動きを伴わないため、どのようなアクティブティの最中にでも音楽を聴くのに最適です。MP3 は、現在の CD テクノロジよりも少ないスペースで音楽を保存可能な MPEG レイヤ 3 をベースとした圧縮技術です。既存のCD から MP3 ファイルを作成できるソフトウェアは既に市場に出回っており、ユーザは作成したファイルを ポータブル MP3 プレーヤにダウンロードし、どのような環境でも楽しむことができます。

このアプリケーション ノートは、CoolRunner™ XPLA3 CPLD の消費電力を素早く、簡単に見積もる方法について説明します。XPower の代わりとして、このアプリケーション ノートに記述されている方程式と係数を使用して、消費電力は素早く、簡単に計算することができます。

このアプリケーション ノートの目的は、5V トレランス、3.3V 供給の集積回路を使用した場合の PCI (Peripheral Component Interface) 環境について検証することです。特に、CPLD または FPGA データ シートで使用した場合の ｢PCI準拠｣ の意味を探ります。

このアプリケーション ノートでは、CoolRunner™ CPLD の電源投入の特性について説明します。

電源投入時の CPLD の動作について説明します。

ISP 回路はプロトタイプの開発が高速化されるという利点があります。ただし、いかに強力な回路でも、優れたイン システム プログラミング結果を生み出すには最小限考慮すべき点があります。このアプリケーション ノートでは、ISP デザインで最高のパフォーマンスを得るために考慮すべき点について説明します。

このアプリケーション ノートは、ザイリンクス CPLD、FPGA、PROM ファミリのコンフィギュレーションとプログラミングのオプションについて説明し、各ファミリで最も頻繁に使われるコンフィギュレーション方法を実際に示します。 このドキュメントは Virtex、Spartan、XPLA3、XC9500、および XC18V00 ファミリのコンフィギュレーション クイック スタート ガイドラインを含んでいます。

このアプリケーション ノートでは、Verilog を使用した Complex Programmable Logic Devices (CPLD) 設計について説明します。 ここでは、マルチプレクサ、デコーダ、エンコーダ、コンパレータおよび加算器などの組み合わせロジックの回路例を示します。 また、カウンタやステート マシンなどの同期ロジック回路例についても説明します。

このアプリケーション ノートでは、CoolRunner™ CPLD を使用したワイヤレス トランシーバのデザインについて説明します。ワイヤレス トランシーバは、CoolRunner デモ ボードでインプリメントされます。また、低消費電力の CoolRunner CPLD に最適のアプリケーションです。

このアプリケーション ノートでは、ザイリンクス CoolRunner™ XPLA3 CPLD を使用し、Texas Instruments ADS7870 Analog to Digital Converter (ADC) を制御するためのデザイン インプリメンテーションについて説明します。CoolRunner CPLD は、利用可能な最も低消費電力の CPLD で、ポータブル ハンドヘルド アプリケーションでのシリアル ADC 制御に最適なターゲット デバイスです。 ここでは、CoolRunner CPLD 用の VHDL コード例を記述します。

このアプリケーション ノートでは、ザイリンクス CoolRunner™ XPLA3 CPLD を NAND フラッシュ メモリ メモリ インターフェイスと共に使用するインプリメンテーションについて説明します。CoolRunner CPLD は、最も消費電力の低い CPLD であり、メモリ インターフェイス アプリケーションに最適なターゲット デバイスです。

ここでは、ザイリンクス CoolRunnerTM XPLA3 256 マクロセル CPLD におけるシステム管理バス (SMBus) コントローラの VHDL インプリメンテーションについて説明します。CoolRunner CPLD は現在市場にある CPLD で消費電力が最も低く、SMBus コントローラに最適のターゲット デバイスです。

このアプリケーション ノートでは、WebPACK™ Project Navigator の CoolRunner™ XPLA3 CPLD デザイン用ユーザー制約ファイル （UCF） の機能と特徴についての概要を示します。

このアプリケーション ノートでは、ザイリンクス CoolRunner™ XPLA3 CPLD CPLD での 8051 マイクロコントローラ インターフェイスの VHDL インプリメンテーションについて説明します。 CoolRunner CPLD は実用されている CPLD のうち電力消費が最も低く、現在汎用されているマイクロコントローラのインターフェイス デバイスとして最適です。

このアプリケーション ノートでは、ザイリンクス CoolRunner™ XPLA3 CPLD でのシリアル ペリフェラル インターフェイス (SPI) マスタの VHDL インプリメンテーションについて説明します。 CoolRunner CPLD は実用されている CPLD のうち電力消費が最も低く、SPI マスタのターゲットに最適です。

このアプリケーション ノートでは、低電力 CoolRunner™ CPLD を使用して、システム全体の電力消費を減少させる技術について説明します。 CoolRunner CPLD を活用しシステム マイクロプロセッサのオペレーション負荷を軽減することで、プロセッサを電力節約モードに長く保ち、大幅に電力を節減できます。

このアプリケーション ノートでは、CPLD デザインでの電力消費量の節減に利用できる独特なインプリメンテーション技術について詳述します。

このアプリケーション ノートでは、CoolRunner™ XPLA3 CPLD を使った IrDA および UART システムのインプリメンテーションについて解説します。 ハーフ デュプレックス IrDA および フル デュプレックス UART インターフェイスのデザインを作成するために必要な基本構築ブロックについて説明します。

このアプリケーション ノートは、XPLA3 CPLD でのインシステム プログラミングの方法を簡略説明します。

このアプリケーション ノードでは、ザイリンクス CoolRunner™ XPLA3 CPLD の I/O セルに関する機能と特性について説明します。

このアプリケーション ノートでは UART 用の VHDL と Verilog ソース コードのファンクショナル記述を説明します。コードは XC95144 と XCR3128XL CPLD を対象としています。また、このノートでは UART の機能性についても説明します。

This application note provides a functional description of VHDL and Verilog source code for a Manchester Encoder Decoder and discusses the reasons to use Manchester code. The code can be compiled into either the Xilinx XC9572 or XCR3064XL CPLD.

この資料は、ザイリンクス CoolRunner™ CPLD のファイバ チャネル バイト指向のトランスミッション エンコーダとデコーダの VHDL インプリメンテーションの詳細について説明します。 CoolRunner CPLD は、信頼性のある point-to-point トランシーバが必要なネットワーク デザインで利用することができるもっとも低電力な CPLD です。 CoolRunner CPLD は、高性能と低消費電力を同時に提供する特許を得た Fast Zero Power (FZP) 設計技術を利用します。 これらのデバイスは、5.0 ns の pin-to-pin 遅延、100 µA 未満の待機電流 (fMAX で他の競合 CPLD の消費電力の約 1/3) を実現します。

この資料は、ザイリンクス CoolRunner™ XPLA CPLD のマクロセル コンフィギュレーションについて説明します。

この資料では、CoolRunner™ XPLA3 CPLD アーキテクチャで提供されているユニバーサル コントロール用語を利用する利点について説明します。 また、このアプリケーション ノートは、これらのユニバーサル コントロール用語の効率の良さを示すデザイン例について解説します。

このアプリケーション ノートは、ザイリンクス CoolRunner XPLA3 256 マクロセル CPLD I2C コントローラ の VHDL インプリメンテーションについて詳細を説明します。CoolRunner-II CPLD は実用されている CPLD のうち電力消費が最も低く、I2C コントローラに最適なターゲット デバイスです。

このアプリケーション ノートは、CoolRunner™ CPLD の CMOS 出力構造を記載し、真の CMOS (レール ツー レール可能) 出力ドライバを使用する利点について詳細を説明します。

このアプリケーション ノートでは、CPLD のタイミング制約の入力方法や、タイミング制約が満たされているかどうかの確認方法について説明します。

このホワイト ペーパーは、ザイリンクス CPLD にどのくらいのTTL ロジックをフィットできるかを計算する方法を示します。

このドキュメントはどのように CoolRunner XPLA3 タイミング モデルを使用するかについて記述しています。

This document gives a detailed description of the CoolRunner XPLA3 clocking options.

このホワイトペーパーは、CoolRunner™ XPLA3 CPLD のアーキテクチャについて説明しています。