PCI 用 ビットおよび 64 ビット イニシエータ/ターゲット

LogiCORE™ IP Initiator/Target v3.1 for PCI 入門は、サンプル デザインのほかに、Virtex® および Spartan® アーキテクチャに基づいた 32 ビットおよび 64 ビット コアのサポートされたデザイン フローについての情報を含みます。

LogiCORE™ IP Initiator/Target v3.166 for PCI™ ユーザー ガイドでは、プロジェクトの設計段階での使用方法についての包括的なリファレンスを提供します。

The LogiCORE™ IP Initiator/Target for PCI™ 入門では、Virtex®-5 FPGA アーキテクチャに基づく対象となるデバイスとインターフェイスする完全に検証されプリインプリメントされた Peripheral Component Interconnect (PCI) 用ザイリンクス コア インターフェイスについて説明します。

LogiCORE™ IP Initiator/Target for PCI™ ユーザー ガイドでは、 Virtex® FPGA アーキテクチャに基づく 32 ビットおよび 64 ビット バージョンの両方で利用可能な完全に検証されプリインプリメントされた PCI バス インターフェイスの Peripheral Component interconnect (PCI) コアのインタフェースについて説明します。ガイドは、プロジェクトの設計段階における使用の包括的なリファレンスとして役立ちます。

64-Bit Initiator/Target core for PCI™ は、ザイリンクス FPGA 用にプリインぺリメントされ完全にテストされたモジュールです。各デバイスのピンアウトと内部ロジックの相対的な配置は、事前に定義されています。