Spartan-3

このアプリケーション ノートは二次元順序フィルタのインプリメントについて説明します。リファレンス デザインは、効率的なソーティング アルゴリズムの RTL VHDL インプリメンテーションを含んでいます。

このアプリケーション ノートでは、アクセラレートされた BER 測定のシステムについて説明します。

OPB イーサネット MAC 用のリファレンス システム。

このアプリケーション ノートでは、直交振幅変調 (QAM) 信号のベースバンド復調、および、特に配分率デシメータ ブロックの使用について説明します。 また、多相デシメーティング フィルタ アーキテクチャを概説し、配分率デシメータ 、ザイリンクス System Generator 8.1i インプリメンテーションとその結果について解説します。

このアプリケーション ノートでは、パラメータ化された VHDL リファレンス デザインで二次元のフィルタリングをするザイリンクス FPGA ソリューションを提供します。

このアプリケーション ノートでは、様々な色差信号フォーマット間の一般的に使用される変換を実行するために必要な 6つの回路のインプリメンテーションについて説明します。

このアプリケーション ノートでは、多くのビデオ設計で必要な YCbCr カラー スペースから RGB カラー スペースの変換回路のインプリメンテーションについて説明します。

このアプリケーション ノートでは、多くのビデオ設計で必要な RGB カラー スペースから YCbCr カラー スペースの変換回路のインプリメンテーションについて説明します。

このアプリケーション ノートでは、MicroBlaze™ プロセッサ システムの Multi CHannel (MCH) オンチップ ペリフェラル バス (OPB) 外部メモリ コントローラ (EMC) の使用について示します。

このアプリケーション ノートでは、インクリメンタル デザイン フローでのパーティションの使用について説明します。 高論理集積度、タイミング クリティカル パス、またはタイミング クリティカル モジュールをインスタンスしたモジュールをパーティションにデザインすることを推奨します。

このアプリケーション ノートでは、MicroBlaze™ プロセッサ システムにおけるマルチ チャネル OPB 同期 DRAM コントローラの使用について示します。

オン ダイ ターミネーション (ODT) は、改善されたシグナル インテグリティを通してプリント基板 (PCB) インター チップに高いシグナル レートでインターフェイスします。 しかしながら、ODT を使用する場合は、関連したパワー ペナルティが時々あります。 このアプリケーション ノートでは、パワー ペナルティの理由について説明し、インタフェースの内部的、外部的にターミネートされたバージョンのシグナル インテグリティと消費電力を比較するためのシミュレーション テクニックについて示します。

このアプリケーション ノートでは、ザイリンクス FPGA を使用したモーター コントローラのデザインについて説明します。

このアプリケーション ノートでは、DDR メモリ フィードバック クロックの最適なフェイズ シフトを決定するのに使用することができるシステムを構築する方法について説明します。 このシステムでは、DDR メモリは OPB か PLB のどちらかに付随するコントローラによって制御され、エンベデッド マイクロプロセッサ アプリケーションで使用されます。 また、このリファレンス システムは、システムが動作していて GPIO コアがフェイズ シフトを制御している間、出力クロックのフェイズを変えることができるように構成されている DCM を使用します。 GPIO 出力は、PPC または MicroBlaze™ マイクロプロセッサで実行できるソフトウェア アプリケーションによって制御されます。

この資料は、Virtex™ シリーズ FPGA をサポートするすべてのザイリンクス インターフェイス アプリケーション ノートの概要について説明します。 また、一般的なメモリ技術のいくつかの重要な特徴についても紹介します。 各アプリケーション ノートでは、データ キャプチャ テクニック、クロックの系統 、使用される FPGA リソースおよびサポートされたメモリ技術について簡潔に記述されています。

このアプリケーション ノートでは、安く小さなシリアル ペリフェラル インターフェイス (SPI) フラッシュ メモリを使用した Spartan™-IIE および Spartan-3 FPGA などのザイリンクス FPGA を設定する方法について説明します。

このアプリケーション ノートでは、クローニングに対して FPGA を保護するため、コスト的に最適化されたコピー プロテクション基本構想について説明します。 デザインは外部セキュア シリアル EEPROM を利用します。 含まれている リファレンス デザインは、最適化されたPicoBlaze™ 8 ビット マイクロコントローラを使用します。 このアプリケーション ノートでは、関連する PicoBlaze ソフトウェア コードでハードウェア デザインを説明します。 コードは、秘密キーを セキュア EEPROM に読み込んで、セキュア EEPROM でユーザー システムを認証します。

このアプリケーション ノートでは、Virtex™-II または Virtex™-II Pro FPGA にシリアル化された LVDS 出力を備える高速 Texas Instruments (TI) ADS5273 AD コンバータ (ADC) を接続する方法について説明します。 このファミリから低速の ADC デバイスは Spartan™-3 FPGA に接続することができます。