Spartan-3A ホワイト ペーパー

ザイリンクス Spartan™-3E と Spartan-3A FPGA、National Semiconductor 社の PHY、および, ザイリンクスの映像処理スタックを使用すると、低コストで柔軟にマルチレート ブロードキャスティングに対応できます。

開発と生産テストの間、FPGA はテスト アプリケーションでコンフィギュレーションすることができます。このホワイト ペーパーは、製品開発での効率的なオプションを探索し、製造ラインでのテストを加速します。

このホワイト ペーパーでは、デザインのセキュリティに対する最大の脅威を特定し、ザイリンクスの新しい、低コストの Spartan™-3A、Spartan-3AN、およびSpartan-3A DSP FPGA の高度なセキュリティ オプションについて述べ、ユーザーの製品および利益をどのように守るかについて説明します。

Applying a global reset to your FPGA designs is not a very good idea and should be avoided. This is a controversial issue, so this white paper looks at the reasons why such a design policy should be considered.

このホワイト ペーパーでは、デザインのセキュリティに対する最大の脅威を特定し、ザイリンクスの新しい、低コストの Spartan™-3A、Spartan-3AN、およびSpartan-3A DSP FPGA の高度なセキュリティ オプションについて述べ、ユーザーの製品および利益をどのように守るかについて説明します。

This white paper discusses the various memory interface controller design challenges and Xilinx solutions, including how to use the Xilinx software tools and hardware-verified reference designs to build a complete memory interface solution for your own application, from low-cost DDR SDRAM applications to higher-performance interfaces like the 667Mb/s DDR2 SDRAMs.

This white paper reviews the potential inaccuracies associated with the traditional one-resistor approach to selecting heatsinks, and suggests a more accurate two-resistor (2-R) approach based on both theta-jc and theta-jb from the device datasheet.

この資料では、ザイリンクス FPGA を対象としたアルゴリズム合成の AccelDSP™ 合成ツールでサポートされたビルトイン、およびツールボックス機能に加えてオペレータも含んだ MATLAB 言語のサブセットの簡潔な概要を説明します。

According to CIBC World Markets, Equity Research, the Flat Panel Display (FPD) industry has achieved sufficient critical mass for its growth to explode. Thus, it can now attract the right blend of capital investments and R&D resources to drive technical innovation toward continuous improvement in view quality, manufacturing efficiency, and system integration. These in turn are sustaining consumer interest, penetration, revenue growth, and the potential for increasing long-term profitability for industry participants. CIBC believes that three essential conditions are now converging to drive the market forward. They are: The technological and commercial readiness of FPDs. Substantial capacity investment. Lower end-selling prices

This white paper describes a rarely noticed design technique that can make a difference in the size and the performance of your FPGA design. Control signals on FPGA flip-flops have a built-in priority. If you can learn to write code that is sympathetic to the priorities, the results will be rewarding. This white paper provides some simple VHDL and Verilog examples to explain key points.

Operating logic at a higher rate than the processing rate allows operations to be achieved sequentially. As with a processor, logic is timeshared over multiple clock cycles. Memory holds values not being used on a given clock cycle. The FPGA can be considered to be a three-dimensional volume to be filled. "Performance + Time = Memory" is a strange formula, but when understood, it can often result in significantly lower cost implementations with Xilinx devices.

このホワイト ペーパーでは、ザイリンクス FPGA デバイスにマルチプレクサをインプリメントすることができる様々な方法を考えます。また、より効率的でコスト削減につながることができるいくつかのテクニックも含んでいます。

このホワイト ペーパーでは、競争している FPGA と比べて、Spartan®-3 FPGA がどのようにトータル システム コストを最大 50% 削減できるかを説明します。

このホワイト ペーパーでは、FPGA リソースを最善に使用するために専用乗算器の通常の ビット幅の能力を拡張するための方法を説明します。

このホワイト ペーパーでは、性能を向上し、デザインの費用を削減するための SRL16E の使用方法と機能の理解をするために例を提供します。