Spartan-XL

ザイリンクス XC4000E/EX は、アドレスおよびデータ幅からデュアル ポートのオペレーションまで種々様々のメモリ コンフィギュレーション オプションを提供します。

ザイリンクス XC4000セレクト RAM メモリは、最良のサイズで、非常に小さな浪費で高速オペレーションを同時に提供します。

このアプリケーション ノートでは、ザイリンクス デバイスに使用する SVF および XSVF ファイル フォーマットに関する基本的な理解について説明します。ここでは、IEEE STD 1149.1 (JTAG) についてある程度理解されていることを前提としています。エンベデッド プログラミング アプリケーションにおけるシリアル ベクタ フォーマット (SVF) およびザイリンクス シリアル ベクタフォーマット ファイル (XSVF) の使用に関する情報は、アプリケーション ノート XAPP058 を参照してください。

このアプリケーション ノートは、ザイリンクス CPLD、FPGA、PROM ファミリのコンフィギュレーションとプログラミングのオプションについて説明し、各ファミリで最も頻繁に使われるコンフィギュレーション方法を実際に示します。 このドキュメントは Virtex Spartan、XPLA3、XC9500、XC17S00、および XC18V00 ファミリのコンフィギュレーション クイック スタート ガイドラインを含んでいます。

This application note describes an interface between a video source and a PC. Note that this is a concept only - no design files were created. Although this targets the mature 5V Spartan FPGAs, the concepts are applicable to other products.

This application note illustrates the use of Spartan™ devices in an ADSL modem, for the complex system level glue logic required for the modem’s USB interface and for managing DMA transfers of ATM cells. The example shows how cost effective a Spartan device can be in these applications. It illustrates solutions to a number of general technical issues, including implementing Utopia interfaces for ATM devices and remote configuration of Spartan devices.

This application note illustrates the use of Spartan™ devices in an ISDN modem, showing how cost effective a Spartan device can be in these applications. While targeted at solving a specific problem, it illustrates solutions to a number of general technical issues.

このアプリケーション ノートでは Spartan™ シリーズ FPGA コンフィギュレーションのさまざまな方法を紹介します。 各コンフィギュレーション方法について詳細に説明します。 入力ファイルを実行するのに必要なソフトウェア プログラム、生成される出力ファイル、使用するダウンロード ケーブル、その他の必要なハードウェアに関する情報を提供します。 ザイリンクス デバイスや Alliance/Foundation シリーズ ソフトウェア ツールに不慣れなユーザーを対象に、コンフィギュレーションとデバッグ フローをわかりやすく説明します。

消費電力は、電池式アプリケーションでは非常に重要な意味を持ちます。Spartan™-XL FPGA は、低消費電力と高性能というニーズを満たすために、セグメント化された配線、3.3-V の動作、および高度なプロセス テクノロジによって設計されています。このアプリケーション ノートでは、常時必要ではない設計の一部を選択的に無効化することによって、電力消費を抑制する方法について説明します。この方法は、常時稼動しているデバイスの場合に、特に効果的です。また、稼動デバイスの電流供給を段階的に低くする方法についても説明します。

Spartan™-XL FPGA は、非常に低レベルの電力消費 (一般に ICCO = 100 µA) を可能にする電力ダウン モードを備えており、ポータブル型の電池式アプリケーションに理想的です。このアプリケーション ノートでは、電力ダウン モードの一般的な用途、内部機能、電気特性など、このモードを効果的に使用するために必要となるすべての情報について説明します。

内部 IOB トライ ステート制御レジスタを使用すると、出力をイネーブルおよびディスエーブルにするために要する時間を大幅に改善できます。このアプリケーション ノートでは、ハード マクロを使用し、HDL および回路図デザインで、このレジスタを設計する方法について説明します。

このアプリケーション ノートでは、Spartan™-XL デバイス ファミリで高速コンフィギュレーションを実行する方法について説明します。高速モード (Express Mode) は 8 ビット幅バスを使用し、ザイリンクス FPGA の高速コンフィギュレーションを実現します。高速コンフィギュレーションおよび回路をインプリメントする方法について、詳細に解説します。

このアプリケーション ノートでは、集積度およびパフォーマンスの点で非常に機能の向上した Spartan™ シリーズ FPGA について解説し、ゲート アレイの代わりとして設計を行う方法について説明します。Spartan デバイス ファミリは、ゲート アレイ設計に必要となる多くの機能を持ちます。これらの機能にプログラマビリティという利点があることは、製品製造において非常に重要となります。

Spartan™ FPGA デバイスは、ASIC テクノロジを使用したデジタル デザインを直接にインプリメントすることが可能です。このアプリケーション ノートで説明する手順に従うと、既存の ASIC IP を Spartan デバイスで使用できます。説明には、各手順の詳細が含まれます。また、RTL-レベル HDL ファイル形式の ASIC デザインを Spartan デバイスで使用する場合に、Spartan の機能を十分に活用し、効率的で高性能な設計を行うためのガイドラインが示されています。

このアプリケーション ノートでは、Spartan™/Spartan™-XL FPGA デザインで低コストのシリアル コンフィギュレーションを行う方法について説明します。ここでは、デザイン内の未使用リソースの活用、コスト、パーツ数、メモリ サイズおよびボード スペースの削減について考察します。オン ボード コントローラのアイドル処理時間は、オフ ボード ソースからコンフィギュレーション データを取り込むために使用され、ネットワーク上でビットストリームを送信することによって、Spartan デザインをフィールドでアップグレードすることが可能です。

ザイリンクスは、Spartan™ XC3000、XC4000 および XC5200 デバイス ファミリで、画期的で互換性のあるフィールド プログラマブル ゲート アレイ (FPGA) を実現しました。このアプリケーション ノートでは、ザイリンクス FPGA で使用可能なロジック リソースおよびデバイスのプログラム方法について説明します。

ザイリンクス FPGA は、一般的なデイジーチェーン構造でコンフィギュレーションが可能です。これは、リード デバイスが CCLK パルスを生成し、シリアル コンフィギュレーション情報を次の下位デバイスに伝播し、そのデバイスがデータを次の下位デバイスに伝播していくという仕組みです。デイジー チェーンのデバイス数に制限はなく、XC3000™、XC4000™、Spartan™ および XC5200™-シリーズ デバイスを自由に組み合わせることができます。適用すべき唯一の制約として、リード デバイスは、チェーンで使用される最上位のデバイス ファミリである必要があります。

このガイド ラインでは、すべての XC3000™、XC4000™、XC5200™ および Spartan™ FPGA デバイスとその関連デバイスのコンフィギュレーション過程について説明します。必ずしも、ここに記載される詳細をすべて理解する必要はありませんが、問題が生じた場合のデバッグのヒントとして参照してください。

データシートには、I/O パラメータがデジタル用語で説明され、テストで確認済みのワースト ケース値が記載されています。 このアプリケーション ノートでは、XC4000XL/XLA および Spartan™-XL I/O パラメータがアナログ用語で説明されているため、回路の動作が容易に理解できます。 ただし、これらのパラメータの製品テストは行われていないため、保証はされていません。

すべてのザイリンクス FPGA デバイスは、シリアル インターフェイスでコンフィギュレーションを行うことができます。このアプリケーション ノートでは、ザイリンクス XC9500™ CPLD および任意のパラレル PROM を使用し、シリアル コンフィギュレーション モードでザイリンクス FPGA をコンフィギュレーションできる簡潔で低コストなデザインについて説明します。

XC4000E™/X および Spartan™ FPGA ファミリは、分散型オン チップ RAM を搭載しています。SelectRAM メモリは、レベル センシティブかエッジ トリガ、シングルポートかデュアル ポート RAM として設定できます。エッジ トリガ機能はシステム タイミングを簡略化し、RAM ベースのデザインの性能を向上させます。デュアル ポート モードは新機能を提供し、FIFO デザインを簡略化します。

XC4000™ および Spartan™ シリーズ FPGA には、エッジ トリガまたはレベル センシティブな ROM、シングル ポート RAM、デュアル ポート RAM として使用可能な SelectRAM メモリがあります。 このアプリケーション ノートでは、回路図エントリ、LogiBLOX 合成、および HDL 合成環境を使用するデザインで SelectRAM メモリを使用する方法について説明します。また、タイミング要件の設定、性能評価、フロア プランについても解説します。

このアプリケーション ノートでは、XC4000™ および Spartan™ シリーズのロジック ブロックで、さまざまな RAMモードを使用する方法について説明します。レベル センシティブの場合 (非同期) とエッジでトリガされる場合 (同期) およびシングル ポート RAM とデュアル ポート RAM の組合わせによる様々な方法で、簡単な FIFO がインプリメントされます。

8 ビット以上のシフト レジスタは、XC4000™ または Spartan™ シリーズの SelectRAM メモリに効果的にインプリメントできます。 RAM のアドレスに、リニア フィードバック シフト レジスタ (LFSR) カウンタを使用することにより、デザインがさらに簡略化されます。このアプリケーション ノートでは、4 ビット/5 ビットのユニバーサル LFSR カウンタ、高効率 RAM ベース 32 ビット/100 ビット シフト レジスタ、およびテストや記号化に有用であり、反復レートが 1000 年から兆年単位の仮想ランダム シーケンス ジェネレータについて説明します。また、168 ビットまでの最長 LFSR カウンタに適切なタップも示されています。

このアプリケーション ノートでは、XC4000™ シリーズ デバイスで、デュアル ポート RAMを使用した場合の RAM ベースの FIFO デザインについて説明します。共通の読み出し/書き込みクロックを使用した同期デザインのほか、それぞれの読み出しクロック、書き込みクロックを使用した非同期デザインについても説明します。また、デザイン性能を決定づける高速、高効率、高信頼性のハンドシェーク信号 FULL および EMPTY の作成に焦点を当てます。

このアプリケーション ノートでは、FPGA デバイスでステート マシンをインプリメントする際に利用できる様々な方法を紹介します。特に、中型サイズのステート マシン用ワンホット エンコーディングの仕組みについて詳しく説明します。

XC4000/Spartan™ 専用キャリ ロジックは超小型かつ高性能のカウンタを提供しています。 このアプリケーション ノートでは、最低限のロジックを追加してカウンタ機能を向上させるテクニックを紹介します。 このテクニックを用いることにより、カウンタはローダブルに保たれます。

XC4000™ または Spartan™ 専用のキャリー ロジックを使用すると、加算器およびカウンタの性能を容易に概算できます。このアプリケーション ノートでは、そのための公式を示します。

IEEE 標準 1149.1 と互換性のあるバウンダリ スキャン機構が XC4000/XC5200/Spartan FPGA デバイスに搭載されています。このアプリケーション ノートでは、その機構の詳細と、FPGA デザインにどのように組み込まれているかについて説明します。

このアプリケーション ノートでは、XC4000/Spartan™ リードバック機能とその使用法について説明します。 リードバック機能の初期化、コンフィギュレーション ビットストリームとリードバック ビットストリームのフォーマット、タイミングに関する留意点、FPGA デバイスのリードバックのためのソフトウェア サポートおよびサイクル冗長性チェック (CRC) について解説します。

この完全シンクロナス、ノンローダブルのバイナリ カウンタは、従来のプリスケーラ テクニックを用いて高性能を実現しています。通常、シンクロナス プリスケール カウンタは、並列のカウント イネーブルの配電が引き起こす遅延による制限を受けます。このデザインは、カウンタの LSB を反復してその遅延を最小限に抑えるため、ロングラインの小さな遅延がなくなり、最高速のシンクロナス カウンタが実現します。

このアプリケーション ノートでは、XC4000/Spartan 専用キャリ ロジックの操作、それを使用するための標準設定、それらが演算機能とカウンタにどのように組み込まれているかについて説明します。