- [Place And Route Mode]
デザインで実行する配置配線のモードを指定します。 ドロップダウン リストから、オプションを選択します。
- [Normal Place and Route]
指定されたエフォート レベルまたはデフォルト設定のまま、PAR を実行します。
メモ : これは、Spartan®-6、Virtex®-5、Virtex-6 デバイスでは設定できません。
- [Place Only]
指定されたエフォート レベルまたはデフォルト設定のまま、PAR を実行します。 配線は実行されません。 このオプションは、配置が完了した NCD ファイルがある場合にのみ使用してください。
メモ : これは、Spartan-6、Virtex-5、Virtex-6 デバイスでは設定できません。
- [Route Only]
指定されたエフォート レベルまたはデフォルト設定のまま、PAR を実行します。 配置は実行されません (現在の配置が維持されます)。 このオプションは、配置が完了した NCD ファイルがある場合にのみ使用してください。
メモ : Spartan-3、Spartan-3A、Spartan-3E、Virtex-4 デバイスの場合、デザインが [Place & Route] プロセスで配置された場合にのみ、このオプションを使用します。 [Perform Timing Driven Packing and Placement] プロパティを使用して [Map] プロセスでデザインを配置した場合は、このオプションを使用しないでください。 この場合は、代わりに [Normal Place & Route] オプションを使用し、Map から配置済みデザインを取り出して、自動的に配線のみ実行します。
- [Reentrant Route]
既存の配置配線を維持して配線を実行します。 既存の配線を開始点として、再配線モードで配線が実行されます。一部を手動で配線した後自動配線を行う場合などに使用します。 配線は、指定されたエフォート レベルで実行されます。
メモ : この設定はアドバンス フローですので、通常は推奨されません。
デフォルトは、Spartan-6、Virtex-5、Virtex-6 で [Route Only] に、それ以外のデバイスで [Normal Place and Route] に設定されています。
- [Place & Route Effort Level (Overall)]
配置配線プロセスのエフォート レベルを指定します。 ここでの設定により、ランタイムの異なる配置配線のアルゴリズムが使用されます。 ドロップダウン リストから、オプションを選択します。
デフォルトでは、このプロパティは [Standard] に設定されています。
メモ : PAR コマンド ライン ツールを使用捨ている場合、このプロパティのデフォルトは [High] になります。
- [Placer Effort Level (Overrides Overall Level)] (アドバンス プロパティ) (Spartan-3、Spartan-3A、Spartan-3E、Virtex-4 のみ)
デザインの配置で使用されるエフォート レベルを指定します。 このプロパティを設定すると、[Place & Route Effort Level (Overall)] で設定される配置エフォート レベルは無効になります。 ドロップダウン リストから、オプションを選択します。
- [None]
[Place & Route Effort Level (Overall)] で設定される配置エフォート レベルが使用されます。
- [Standard]
最低のエフォート レベルが使用され、ランタイムは最小になります。 比較的単純なデザインに適切な設定です。
- [High]
ランタイムは最大になりますが、最高の結果が得られます。 複雑なデザインに適切な設定です。
デフォルトでは、このプロパティは [None] に設定されています。
- [Router Effort Level (Overrides Overall Level)] (アドバンス プロパティ) (Spartan-3、Spartan-3A、Spartan-3E、Virtex-4 のみ)
デザインの配線で使用されるエフォート レベルを指定します。 このプロパティを設定すると、[Place & Route Effort Level (Overall)] で設定される配線エフォート レベルは無効になります。 ドロップダウン リストから、オプションを選択します。
- [None]
[Place & Route Effort Level (Overall)] で設定される配線エフォート レベルが使用されます。
- [Standard]
最低のエフォート レベルが使用され、ランタイムは最小になります。 比較的単純なデザインに適切な設定です。
- [High]
ランタイムは最大になりますが、最高の配線結果が得られます。 複雑なデザインに適切な設定です。
デフォルトでは、このプロパティは [None] に設定されています。
- [Extra Effort (Highest PAR level only)] (アドバンス プロパティ)
メモ : このプロパティは、[Place & Route Effort Level (Overall)] が [High] に設定されている場合のみ使用可能です。
厳しいタイミング制約を満たすため、配置配線を追加で実行します。 ドロップダウン リストから、オプションを選択します。
- [None]
追加のエフォート レベルは適用されません。
- [Normal]
タイミング制約が満たされるか、タイミング制約を満たすのが不可能であると判断するまで実行します。 このオプションでは、タイミング制約を満たすことを優先します。
メモ : この設定をすると、ランタイムが長くなることがあります。 [Place and Route Effort Level (Overall)] プロパティが [High] の場合よりデザイン パフォーマンスが良くなる保証はありません。
- [Continue on Impossible]
これ以上タイミングは向上させることができないと判断するまで、タイミング制約を満たすことが不可能であっても、実行します。 このオプションでは、タイミング制約になるべく近づけることを優先します。
メモ : この設定をすると、ランタイムが長くなることがあります。 [Place and Route Effort Level (Overall)] プロパティが [High] の場合よりデザイン パフォーマンスが良くなる保証はありません。
デフォルトでは、このプロパティは [None] に設定されています。
- [Starting Placer Cost Table (1-100)] (Spartan-3、Spartan-3A、Spartan-3E、Virtex-4 のみ)
最初の配置配線の実行で使用する配置コスト テーブルを指定します。 続く実行では、次の番号のコスト テーブルが使用されます。 指定できる値は 1 ~ 100 です。
ここで指定する数値はコスト テーブルのインデックスであり、使用するコスト テーブルによって配置配線結果が異なります。 各コスト テーブルは、入力ファイルで指定された制約 (コンポーネントの配置位置など)、接続ラインの長さ、使用可能な配線リソースなど、関連する要素に重み付けた値を割り当てます。 コスト ベースの配置については、
『コマンド ライン ツール ユーザー ガイド』の「PAR」の章を参照してください。
デフォルトでは、このプロパティは [1] に設定されています。
メモ : [Map] プロパティの [Starting Placer Cost Table] に数値が指定されている場合は、[Place and Route] プロセスと同じ [Starting Placer Cost Table] プロパティが使用されます。
- [Ignore User Timing Constraints]
配置配線プロセスでタイミング制約を使用するかどうかを指定します。 タイミング制約は、主に制約ファイル (UCF および PCF) で設定します。 False (チェックボックスをオフ) にすると、物理的制約ファイル (PCF) で指定したタイミング制約に従って配置配線されます。
オンにすると、配置配線を実行したときに PCF ファイルのタイミング制約は無視されます。 自動的にタイミング制約が生成されて配置配線が制御されるか、タイミング制約なしで配置配線が実行されるかは、[Timing Mode] プロパティの設定によって決まります。
デフォルトでは、False (チェック ボックスはオフ) になっています。
メモ : タイミング制約の詳細については、
『制約ガイド』を参照してください。
- [Timing Mode]
メモ : このプロパティは、[Ignore User Timing Constraints] を True (チェック ボックスをオン) に設定した場合のみ設定可能です。
[Timing Mode] プロパティでは、自動的にタイミング制約が生成されて配置配線が制御されるか、タイミング制約なしで配置配線が実行されるかを指定します。 ドロップダウン リストから、オプションを選択します。
デフォルトでは、このプロパティは [Performance Evaluation] に設定されています。
- [Use Bonded I/Os]
内部 I/O ロジックを、I/O パッドが使用されていないボンディングされた I/O サイトに配置するかどうかを指定します。 また、ボンディングされた I/O を通過する配線も可能です。
デフォルトでは、False (チェック ボックスはオフ) になっています。
メモ : このプロパティを使用する場合は、外部信号、電源、またはグランドに接続されているボンディングされたサイトに、ロジックが配置されていないことを確認してください。
- [Generate Asynchronous Delay Report]
配置配線プロセスを実行したときに非同期遅延レポートを生成するかどうかを指定します。 レポートには、デザインのすべてのネットおよびネットのすべてのロードで発生する遅延がリストされます。
デフォルトではこのプロパティは False (チェック ボックスはオフ) に設定されており、このレポートは生成されません。
- [Generate Clock Region Report] (アドバンス プロパティ)
配置配線プロセスを実行したときにクロック領域レポートを生成するかどうかを指定します。 このレポートには、各クロック領域のリソース使用率に関する情報が含まれるほか、クロック領域内のグローバル クロック バッファ間で競合するクロックがリストされます。
デフォルトではこのプロパティは False (チェック ボックスはオフ) に設定されており、このレポートは生成されません。
- [Generate Post-Place & Route Simulation Model]
配置配線後のシミュレーション モデルを生成するかどうかを指定します。 このプロパティを設定すると、配置配線プロセスを実行したときにシミュレーション モデルも生成されます。 シミュレーション モデルの生成には、[Generate Post-Place & Route Simulation Model] プロセスの [Process Properties] ダイアログ ボックスにある
[Simulation Model Properties] の設定が使用されます。
デフォルトではこのプロパティは False (チェック ボックスはオフ) に設定されており、シミュレーション モデルは生成されません。
- [Generate Post-Place & Route Power Report]
デザインの消費電力や熱散逸などの情報を含む電力レポートを生成するかどうかを指定します。 概算は、デバイス リソースごとに、単一のデザイン モジュール別に表示されます。 このオプションを True (チェック ボックスをオン) にすると、
[Generate Power Data] プロセスを実行したのと同じになります。
デフォルトではこのプロパティは False (チェック ボックスはオフ) に設定されており、このレポートは生成されません。
- [Power Reduction]
電力消費を抑えるために配線を最適化するかどうかを指定します。
デフォルトではこのプロパティはオフに設定されているため、電力消費削減のために配線が最適化されることはありません。
メモ : このオプションをオンにすると、PAR までのランタイムがかなり長くなります。
- [Power Activity File] (アドバンス プロパティ)
電力削減のためにデザインを最適化する際に PAR のガイドで使用されるシミュレーション ファイル (*.vcd または *.saif) を指定できます。 このファイルは、デザインでシミュレーションを実行したときの出力です。 PAR ではこのファイルを使用して内部信号 (入力または出力ではなく、デザイン内部の信号) の周波数やアクティビティ レートを設定し、電力を削減します。
デフォルトでは、このプロパティに値 (ファイル名) は入力されていません。
メモ : 正確なアクティビティ レートを調べるには、シミュレーションが最も確実な方法です。 バックアノテートされた配置配線後のシミュレーションの結果は、最も正確に物理的なインプリメンテーションを表しているので、最適なアクティビティ レートを決定するのに最適なデータです。
- [Other Place & Route Command Line Options] (アドバンス プロパティ)
追加のコマンド ライン オプションを入力します。 複数のオプションを入力する場合は、スペースで区切ります。 ここで入力するオプションは、コマンド ラインでほかのプロパティ オプションより前に表示されます。 ダイアログ ボックスのプロパティと重複したオプションは入力しないでください。
© Copyright 1995–2009, Xilinx®
Inc. All rights reserved.