プロセッサ コア

このホワイト ペーパーでは、FPGA およびマイクロプロセッサ システム デザインを比較し対比します。また、最先端技術のエレクトロニクス システムの設計者が、アーキテクチャの考慮や決定をするのを支援する目的で開発フローを比較します。

ザイリンクスの高性能 CPLD および FPGA ファミリは、インシステム プログラミング機能、信頼性の高いピン固定機能、JTAG バウンダリ スキャン テスト機能などを提供します。 この強力な組み合わせにより、デバイス ピン配置を維持したままで大幅なデザイン変更も可能となり、プリント基板の変更が不要になります。

エンベデッド システムでは、設計者がマイクロプロセッサを使用して FPGA をコンフィギュレートできるため、コンポーネント数を抑えて高い柔軟性を与えることが可能です。C コードで Slave Serial または SelectMAP のいずれかモードの使用を示し、CPLD デザイン ファイルでプロセッサと FPGA 間の同期インターフェイスを示します。

MicroBlaze® プロセッサ リファレンス ガイドでは、エンベデッド プロセッサ開発キット (EDK) の一部である 32 ビット ソフト プロセッサの MicroBlaze について説明します。資料は、MicroBlaze ハードウェア アーキテクチャのガイドとして作成されています。

Spartan-3™ の導入は、エンベデッド コントロール デザインの発展に多大な変化をもたらし、コストの低減と処理能力の拡大が実現しました。100 万個のシステム ゲートをもつ FPGA は $20 以下、また 100k ゲートレベル ユニットは $5 以下で購入できます。プログラマブル ロジックのデザインは 8 ビットまたは 16 ビットのプロセッサを 75 セントで使用でき、32 ビットの場合は、$1.50 です。このホワイト ペーパーでは、システムの利点、システム要件、コスト、デザイン プロセス、ソフトウェア/ハードウェア アーキテクチャ、およびその他のデザイン手法について説明します。

The Xilinx Field Programmable Controller (FPC) solution allows you to create low-cost, customized processors with peripherals, memory, and logic — all on a single cost-optimized Spartan™-IIE FPGA. The FPC solution is ideal for applications in which cost and integration within a system is critical. With the flexibility to allow integration of other IP on the FPGA fabric, the Spartan-IIE family presents an ideal embedded solution. This white paper presents the end markets, FPC solution, and its associated tools, end applications, and the Spartan-IIE performance advantage.

With the availability of the Virtex-II Pro devices containing more than one PowerPC processor and MicroBlaze and PicoBlaze soft processor cores, it is important to understand the basics of multiprocessor systems. This document provides a background for building true multiprocessor systems. It is by no means a comprehensive discussion on the topic of multiprocessing. For more information see Parallel Computer Architecture by Culler and Singh, with Gupta.

自動車がより面白く、より有益で、より生産的な環境であることを、どのようにザイリンクスが可能にするかについてフォーカスしています。自動車のエレクトロニクス化として、通常考えられるものとしては、電気制御ウィンドウ、セントラル ロック システム、安全システム、エアコン、または電気着火システムといった厳しい認定、温度循環、および認可が必要なものばかりです。新しく開発された自動車のエレクトロニクスの boon は、フードやボンネットの下から キャビンの中のマルチメディア アプリケーションにシフトされました。自動車内のオフィス化や走行中のエンターテインメント化の傾向は、エレクトロニクスやセミコンダクタ業界のコンテンツの大部分がこの拡張分野に移行されつつあることを意味しています。

Embedded systems see a steadily increasing bandwidth mismatch between raw processor MIPS and surrounding components. System performance is not solely dependent upon processor capability. While a processor with a higher MIPS specification can provide incremental system performance improvement, eventually the lagging surrounding components become a system performance bottleneck. This white paper examines some of the factors contributing to this.

This white paper discusses interfacing Xilinx FPGAs with off-the-shelf ARM processors. It covers some of the available ARM Application Specific Standard Products (ASSPs) and describes some of the Xilinx plus ARM development systems currently available for engineers to evaluate. Techniques and features that improve design performance are also included to help achieve maximum throughput.

今日では 622 Mbps を越え、1 ～ 3.125 Gbps 範囲となりつつありデータ レートで、パラレルバス以上に確実に送信することを目指しています。このためには、パラレル バスの使用ではなくより高度なシリアルの内部接続に注目した設計を行う必要がありますが、シリアル テクノロジには制限があり、特に 1 Gbps を越えるデータ レートの場合に問題が発生します。このホワイト ペーパーでは、次世代シリアル バックプレーンに対応したプログラマブル ロジック ソリューションにおけるこれらの問題を解決するための方法について説明します。

このアプリケーション ノートでは、C-to-HDL ツールがソフトウェア システムの重要な機能からハードウェア コプロセッサをどう容易に作成することができるかを説明します。 補助プロセッサ ユニット (APU) コントローラは、エンベデッド PowerPC™ プロセッサとファブリック コプロセッサ モジュール (FCM) を密接に結合し、低いレイテンシ、高帯域通信パスを提供します。 このアプリケーション ノートでは、Virtex™-4 FX APU コントローラを使用してハードウェア ドメインへ集約的な演算処理機能を移動し、PowerPC プロセッサに置くことによって加速されたマンデルブロ イメージ世代アプリケーションを示します。

-7 スピード グレードの Virtex-II Pro™ デバイスに組み込まれた PowerPC™ 405 プロセッサ ブロックによって、400 MHz までのスピードを実現することができます。 だたし、デュアル プロセッサ デバイスの左側のプロセッサを使用する場合、いくつか考慮すべき点があります。 このアプリケーション ノートでは、これらの注意点について説明し、左側にあるプロセッサを 350 MHz 以上のスピードで動作させる場合に必要となるマクロについて解説します。

このアプリケーション ノートでは、Virtex™-4 FX FPGA のエンベデッド PowerPC™ 405 (PPC405) 、および APU-enhanced システムの主な機能について説明します。 プロセッサと FPGA 間の APU 転送データを説明する例を含んでいます。

UltraController™ エンベデッド プロセッサは、軽量 PowerPC™ マイクロコントローラの完全なリファレンス デザインです。3 32 ビット I/O デザインは、大規模なデザインで統合する場合の簡単なブロックで、リセットおよびクロック入力のみしか使用しません。 UltraController ソリューションでは、Virtex-II Pro™ デバイスおよびブロック RAM で使用可能な PowerPC プロセッサを使用します。 このUltraController デザインは、ロジック、データ コントロール、デバイスコンフィギュレーション、システム監視、単純なデータ操作などさまざまなアプリケーションに使用できます。

PicoBlaze™ モジュールは VirtexTM-II シリーズ用に完全にエンベデッドされた 8 ビットのマイクロ コントローラです。PicoBlaze マクロはデータ処理に使用される場合もありますが、複雑さを必要とし、タイミングがクリティカルでないステート マシンのアプリケーションで使用するのに最も適しています。

UltraController-II は、Virtex™-4 および Virtex-II Pro Platform FPGA に組み込まれている PowerPC™ 405 (PPC405) プロセッサ コアに基づいている最小のフットプリント エンベデッド処理エンジンです。システム設計者は、ソフトウェアのアルゴリズム フレキシビリティで高性能 FPGA ファブリックを使用してさらなる自由度を得るために UltraController-II ブラック ボックス処理エンジンをより大きい ISE デザインに容易に組み込むことができます。

DEBUGHALT コントローラは、リセット ベクタにメモリも持つことができないシステム、または完全にキャッシュの範囲外のシステムの PowerPC™ 405 (PPC405) プロセッサの起動過程を単純化する FPGA ロジックの用途が広い小さな一部で、このアプリケーション ノートは、Virtex-II Pro™ FPGA で利用可能なエンベデッド PPC405 プロセッサにインプリメントされたデバッグ中断モードを説明するリファレンス デザインが付随されています。DEBUGHALT コントローラ デザインは JTAG インターフェイスを通じて PPC405 プロセッサの外部コントロールを可能にします。

このアプリケーション ノートでは、ザイリンクス ソフトウェア ツールとともにザイリンクス Virtex™-II Pro FPGA のエンベデッド PowerPC™ 405 (PPC405) プロセッサを使用したプロセッサ ロックステップシステムのインプリメンテーションについて説明します。 ロックステップ機能を確認するために、MontaVista Linux プレビュー キットで Linux オペレーティング システムの構築および実行方法、またザイリンクス ChipScope™ Pro ツールでロックステップ システムの信号をプローブする方法を習得します。

浮動小数点ユニット (FPU) コプロセッサ付きの Virtex™-4 FX PowerPC™ 405 システムのインプリメント方法について説明します。

このアプリケーション ノートでは、E-mail でステータスについて報告するネットワークが使用可能なエンベデッド システムのキャパシティを示すエンベデッド シンプル メール転送プロトコル (SMTP) クライアント リファレンス デザインについて説明します。PowerPC™ 405 用 Platform Studio デザイン環境の設定、10/100 イーサネット MAC コアの設定、および VxWorks® 用のボード サポート パッケージ (BSP) の作成について説明します。

このアプリケーション ノートは、CoolRunner™-II CPLD を使用しての 8 ビット マイクロコントローラ デザインのインプリメンテーションを説明します。 PicoBlaze™ マイクロコントローラ インストラクションは、特定のアプリケーションのマイクロコントローラ作成用にカスタマイズすることができます。 最新のザイリンクスの CPLD ファミリの CoolRunner-II デバイスは、低消費電力と高速性能の両方を提供します。 PicoBlaze マイクロコントローラ デザイン用の完全な VDHL コードとそのアセンブラ用の C コードも掲載されています。

このアプリケーション ノートは、ザイリンクス CoolRunner XPLA3 256 マクロセル CPLD I2C コントローラ の VHDL インプリメンテーションについて詳細を説明します。CoolRunner-II CPLD は実用されている CPLD のうち電力消費が最も低く、I2C コントローラに最適なターゲット デバイスです。

ザイリンクス FPGA にエンベデッド プロセッサ コアが含まれたということは、高スループット デジタル信号処理 (DSP) アプリケーションにとって画期的なことです。DSP 用 System Generator は、手作りデザインと同様の性能と効力を有するカスタム DSP データ パスのための高レベルのモデリング環境です。DSP 用 System Generator は Mathworks 社 の Simulink® および MATHLAB® ツールと密に統合されているので、FPGA デザインはユーザーの使いなれた環境でハードウェアについてあまり気を配らずにインプリメントされます。

このアプリケーション ノートに記載の Constant (k) Coded Programmable State Machine (KCPSM) は、Virtex™ および Spartan™-II デバイス用に組み込まれた 8 ビット マイクロコントローラ マクロです。このマクロは、非常に小規模で使用する CLB がわずか 35 CLB であり、最小規模の Spartan™ XC2S15 デバイスでは半分以下、さらに XCV2000 デバイスでの CLB の使用率は 0.37% 以下となっています。

XAPP996 および WP262 に付随するザイリンクス デュアル プロセッサ デザイン スイートです。

このアプリケーション ノートでは、エンベデッド ハードウェア システムの外部、および内部インタラプトを適切にセットアップする方法を説明します。 1 つ以上のインタラプトを管理するインタラプト コントローラの使用も含まれます。

このアプリケーション ノートでは、 USR_ACCESS レジスタを使用してプロセッサ キャッシュをコンフィギュレーションするための手順について説明します。

XAPP482 は、ソフトウェア コード、ユーザー データ、および不揮発性 Platform Flash PROM でのコンフィギュレーション データを格納してシステム デザインを簡素化し、かつ、コストを削減する MicroBlaze™ システムについて説明します。 ポータブル ハードウェア デザイン、ソフトウェア デザイン、およびインプリメンテーション フローで使用される追加スクリプト ユーティリティを提供します。

MicroBlaze™ は、カスタマイズされた IP コアを MicroBlaze ソフト プロセッサ ベースのシステムへ統合するための専用 FSL バス インターフェイスがあります。このアプリケーション ノートでは、カスタマイズされた IP コアを SCP ベースのデザインへ含めるための方法について説明します。

このアプリケーション ノートでは、ソフトウェアの不具合をデバッグするためのザイリンクス XMD と GNU の使用について説明します。

PLB Block RAM (BRAM) インターフェイス コントローラ (v1.00b) コアのデータシート.

PPC405 Virtex®-4 は、Virtex-4 PowerPC™ 405 プロセッサ ブロック プリミティブのまわりのラッパーです。

ザイリンクス LogiCORE™ IP Auxiliary プロセッサ ユニット (APU) 浮動小数点ユニットは、Virtex®-5 FXT FPGA ファミリの PowerPC™ 440 エンベデッド マイクロプロセッサ用に設計された最適化された浮動小数点ユニットです。

PPC440 Virtex®-5 は、Virtex-5 エンベデッド ブロック プリミティブのまわりのラッパーです。

このアプリケーション ノートでは、エンベデッド PowerPC® 405 システムの構築方法を示す 2つのリファレンス システムを説明します。

ザイリンクス LogiCORE™ IP Auxiliary プロセッサ ユニット (APU) 浮動小数点ユニットは、Virtex®-5 FXT FPGA ファミリの PowerPC™ 440 エンベデッド マイクロプロセッサ用に設計された最適化された浮動小数点ユニットです。

PPC405 Virtex®-4 は、Virtex-4 PowerPC™ 405 プロセッサ ブロック プリミティブのまわりのラッパーです。

PPC440 Virtex®-5 は、Virtex-5 エンベデッド ブロック プリミティブのまわりのラッパーです。