ユーザー ガイド

このユーザー ガイドでは、ザイリンクス デバイス パッケージの熱特性、電気特性、湿度特性、およびはんだの特性について説明します。

このガイドでは、Virtex™-5 FPGA RocketIO™ トランシーバ シグナル インテグリティ シミュレーション (SIS) キットについて説明します。

Spartan™-IIE FPGA ファミリは、データ シートおよびアプリケーション ノートに記述がありますが、個別のユーザー ガイドがありません。このページは、他のファミリのユーザー ガイドで見つけられる同等のタイプの情報をリストした資料です。

Spartan-II™ FPGA ファミリは、データ シートおよびアプリケーション ノートに記述がありますが、個別のユーザー ガイドがありません。このページは、他のファミリのユーザー ガイドで見つけられる同等のタイプの情報をリストした資料です。

この資料は、様々な動作条件下での I/O の動作について説明します。 異なるターミネーション モードの使用方法、スレッシュホールドの理解、そして、ローディングがどのように I/O に影響するかを説明します。

このユーザー ガイドでは、Spartan™-3A DSP XtremeDSP テクノロジの詳細な機能について説明します。

このユーザーガイドでは、PCI Express® (PCIe) デザインの Virtex™-5 LogiCORE™ Endpoint ブロックについての情報を説明します。コアは Virtex-5 LXT および SXT デバイスでの PCIe デザインの統合された Endpoint ブロックを示します。

このガイドでは、ザイリンクス ISE ソフトウェアおよびザイリンクス ISE WebPACK ソフトウェアでのザイリンクス USB ケーブルのインストールに関連する情報を含む USB プログラミング ケーブルのザイリンクス ファミリをインストールする方法について説明します。

コンフィギュレーション後にインシステム Flash メモリにデータの読み書きする Spartan™-3AN FPGA 用アプリケーション。

ML42x 開発プラットフォームの Virtex™-4 RocketIO ビットエラー率テスタ (XBERT) リファレンス デザインは、ひとつの Virtex-4 FPGA にエンベデッドされた 2 つ以上の Virtex-4 RocketIO マルチギガビット トランシーバ (MGT) ポート間のシリアル リンクを示します。 このユーザーガイドでは、ML421、ML423、ML424、および ML425 プラットフォーム上の XBERT リファレンス デザインの設定と操作方法を説明します。

OPB PCI ユーザー ガイドでは、Virtex™-II Pro、Virtex-4、および Spartan™ FPGA の OPB PCI Full Bridge コアを使用してのデザイン情報について説明します。

このユーザー ガイドでは、MK322 および MK325 platform での RocketIO™ X BERT リファレンス デザインの設定、および動作方法について説明します。

PicoBlaze™ エンベデッド マイクロコントローラは、Spartan™-3 ジェネレーション、Virtex™-4、 Virtex-II および Virtex-II Pro FPGA 用の効率的でコスト効果が高いエンベデッド プロセッサ コアです。このユーザー ガイドでは、性能、特長、PicoBlaze ハードウェア デザインの利点、および PicoBlaze 命令セットおよびソフトウェア アプリケーションを作成するツールを有効に使用する方法について説明します。

この資料のリファレンス デザインではザイリンクス エンベデッド ソリューション、具体的な PowerPC™ プロセッサへのイントロダクションを示します。 また、ザイリンクス Platform Studio™ ツールおよび Base System Builder™ wizard も含みます。 最後にこのリファレンス デザインでは、PowerPC APU インターフェイスにカスタム、またはサード パーティ IP を加える方法について示します。

Virtex™-4 RocketIO™ マルチギガビット トランシーバ ユーザー ガイドは、Virtex-4 デザインでRocketIO MGT を正しく実行するのに必要な詳細な技術資料を製品設計者に提供します。

このガイドでは、Virtex-4 ファミリの PCB ガイドラインについて説明します。SelectIO シグナリング、RocketIO シグナリング、パワー分配システム、PCB ブレークアウト、およびパーツ配置を含んでいます。

ML32x プラットフォームの RocketIO BERT リファレンス デザインは、ひとつの Virtex-II Pro FPGA 内に組み込まれた2 つの RocketIO マルチ ギガビット トランシーバ (MGT) ポート間の 2.5 Gbps から 3.125 Gbps シリアル リンクを示します。

柔軟性のあるプログラム可能な機能を備えた RocketIO™ X トランシーバは、任意の Virtex-II Pro™ X デザインへマルチ ギガビット シリアル トランシーバ (MGT) を容易に統合できます。

このユーザー ガイドでは、Virtex-II Pro 起動時のソリューションに加えて Virtex™-II Pro デバイスのハードウェアとソフトウェア データの管理について検討します。

このユーザー ガイドはデジタル デザインに関する注意事項、アナログ デザインに関する注意事項、シミュレーションおよびインプリメンテーションオプション、タイミング モデル、有効なデータ/制御文字、および rocketIO に関連するオンライン資料と同様に一般的な概要を提供します。

ザイリンクスの Spartan™-3A DSP スタータ プラットフォームの機能と内容について説明します。この資料は、ボードを動作するためのインストラクション、およびハードウェア機能の説明を含んでいます。

このガイドでは、1.00mm ピッチ セラミック フリップチップ カラム グリッド アレイ (CF) パッケージの Virtex®-4 QPro™-V (QV) 耐放射性 FPGA のパッキング情報を提供します。Virtex-4 QV 耐放射性 FPGA は、改善された熱サイクル信頼性用に最適にデザインされたセラミック フリップチップ カラム グリッド アレイ (CF) パッケージで提供します。

このユーザー ガイドでは、MPEG-4 シンプル プロファイル デコーダ コアの機能と動作について説明し、コアのデザイン、カスタマイズ、インプリメンテーションに関する情報が含まれています。

MIG は、Virtex® と Spartan® FPGA のメモリ インターフェイスを生成するツールです。

この資料では、Virtex®-5 FXT FPGA の機能に関連する ISE® Design Suite 10.1 の既知の問題について説明します。

H.264 モーション推定エンジン バージョン 1.0 は、Xilinx® FPGA 上にインプリメントされたフル機能のネットリストです。

このガイドでは、Platform Flash XL の機能セットを説明し、サポートしている一般的なコンフィギュレーション モードのセットアップを示します。

Virtex®-5 FPGA ユーザー ガイドには、クロック リソース、クロック マネージメント テクノロジ、フェイズロックド ループ、ブロック RAM、コンフィギャブル ロジック ブロック (CLB)、SelectIO™ リソース、および SelectIO™ ロジック リソースについての章を含んでいます。

このガイドでは、Virtex®-5 FXT プラットフォーム デバイスで利用可能な RocketIO™ GTX トランシーバについて説明します。

このガイドでは、Virtex™-5 FPGA RocketIO™ トランシーバ シグナル インテグリティ シミュレーション (SIS) キットについて説明します。

このガイドでは、PCB およびインターフェイス レベルでデザインを決定するための戦略に焦点を合わせて Virtex®-5 デバイスでの PCB デザインに関する情報を提供します。

このガイドは、PowerPC® 405 プロセッサ ブロックへのハードウェア インターフェイスについて記述している技術的なリファレンスとして役立ちます。入出力信号、信号間のタイミング関係、およびソフトウェアがインターフェイス動作を管理することができるメカニズムについての情報を含んでいます。

ガイドでは、XtremeDSP™ スライスについて説明し、DSP48 数学機能および様々な FIR フィルタを使用するリファレンス デザインを含んでいます。

このリファレンス ガイドでは、Virtex®-5 FXT プラットフォームで利用可能なエンベデッド プロセッサ ブロックについて説明します。

このガイドでは、Virtex™-5 LXT および SXT プラットフォーム デバイスで利用可能な RocketIO™ GTP トランシーバについて説明します。

このユーザー ガイドでは、Virtex®-5 デバイスのピン配置とパッケージの仕様、およびピン配置図と熱データについて説明します。

この資料はタイミング モデル、デザインに関する注意事項、コンフィギュレーション、PCB デザインに関する注意事項、BitGen と PROMGen のオプション、および PROM 情報について説明します。

この資料では、イントロダクションと同時に動作概念、ユーザー プログラミング モデル、PPC405 特権モード プログラミング モデル、メモリ システム管理および仮想メモリ管理を説明します。

この資料は、タイミング モデル、設計に関する注意事項、コンフィギュレーション、PCB デザインに関する注意事項、BitGen および PROMGen のオプション、および XC18V00 シリーズ PROM の情報を含んでいます。

Virtex®-4 FPGA ユーザー ガイドには、クロック リソース、デジタル クロック マネージャ (DCM)、フェイズ マッチド クロック デバイダ (PMCD)、ブロック RAM と FIFO メモリ、コンフィギャブル ロジック ブロック (CLB)、SelectIO™ リソース、および SelectIO ロジック リソースについての章を含んでいます。

この総括的なコンフィギュレーション ガイドは、コンフィギュレーション インターフェイス (シリアルと SelectMAP)、ビットストリーム暗号化、バウンダリ スキャンおよび JTAG コンフィギュレーション、リコンフィギュレーション テクニックについての章を含んでいます。

このユーザー ガイドでは、Virtex™-4 FX ファミリで利用可能なエンベデッド トライモード イーサネット メディア アクセス コントローラ (MAC) について説明します。

このレポートは、ザイリンクスがお客様向けに発行するザイリンクス製品の信頼性に関するレポートです。

Platform Flash PROM ユーザー ガイドでは、デバイスの Platform Flash PROM ファミリの高度な機能について説明します。また、このガイドには、コンフィギュレーション セットアップ、この PROM ファミリをプログラムするために使用されるファイルの世代、および他のデザイン問題に関する情報が含まれています。

このすべてを網羅したコンフィギュレーション ガイドでは、Virtex®-5 FPGA コンフィギュレーション インターフェイス (JTAG、シリアル、SelectMAP、SPI、および BPI) の詳細情報を含んでいて、ビットストリーム暗号化、リードバック、および再リコンフィギュレーションのフローとテクニックについて説明します。

このガイドでは、すべての Virtex®-5 デバイスで利用可能なシステム モニタ機能について説明します。

この資料では Virtex®-5 DSP48E スライスについて説明します。

このユーザー ガイドでは、Virtex™-5 デバイスで利用可能な専用トライモード イーサネット メディア アクセス コントローラ (MAC) について説明します。

Spartan™-3 ジェネレーション アーキテクチャおよび使用方法について説明します。Spartan-3A、Spartan-3AN、Spartan-3A DSP、Spartan-3E および Spartan-3 プラットフォームを含んでいます。

Spartan™-3 ジェネレーション FPGA のコンフィギュレーション機能について説明します。Spartan-3A、Spartan-3AN、Spartan-3A DSP、Spartan-3E および Spartan-3 FPGA ファミリを含んでいます。

このガイドでは、IP 上のビデオの概要を説明します。IASI から IP へのブリッジと IP から ASI へのブリッジについて説明します。

このガイドでは、Virtex®-4 デバイスのピン配置およびパッケージ仕様について説明します。また、ピン配置図および熱特性のデータも含んでいます。

このガイドでは、Virtex®-5 LXT、SXTおよび FXT プラットフォームで利用できる専用 PCI Express Endpoint ブロックの機能について説明します。

このユーザー ガイドでは、Spartan®-3A DSP 1800A 開発ボードの様々な特長を紹介し、ハードウェア プラットフォーム、HelloWorld ソフトウェア アプリケーション、および BlueCat Linux イメージについて説明します。

このユーザー ガイドでは、Spartan®-3A DSP 1800A 開発ボードの様々な特長を紹介し、ハードウェア プラットフォーム、HelloWorld ソフトウェア アプリケーション、および BlueCat Linux イメージについて説明します。