Virtex-5 ホワイト ペーパー

This white paper describes a rarely noticed design technique that can make a difference in the size and the performance of your FPGA design. Control signals on FPGA flip-flops have a built-in priority. If you can learn to write code that is sympathetic to the priorities, the results will be rewarding. This white paper provides some simple VHDL and Verilog examples to explain key points.

このホワイト ペーパーでは、様々なデジタル テレビ規格とケーブル、衛星、地上波、およびモバイル システムのザイリンクスで利用可能なフォワード エラー訂正ソリューションに関連する概要を説明します。

このホワイト ペーパーは、ザイリンクス Platform Studio を使用することでチップ マルチプロセッシング デザインについて説明します。

デュアル LUT 機能を備える真の 6 入力 LUT に基づく革新的な Virtex™-5 アーキテクチャは、競合するアーキテクチャに比べてリソース使用率が非常に優れています。このホワイトペーパーでは、その有利性について詳しく説明します。

This white paper reviews the potential inaccuracies associated with the traditional one-resistor approach to selecting heatsinks, and suggests a more accurate two-resistor (2-R) approach based on both theta-jc and theta-jb from the device datasheet.

このペーパーは、システム、およびボード設計者のためにザイリンクス Patform Flash PROM がどのように FPGA コンフィギュレーション デザインを簡素化するかに着目しています。

This white paper provides a high-level explanation of the inherent and standards-fulfilling security features of the Xilinx Virtex™-4 and Virtex-5 FPGA families that have earned the trust of both government and commercial institutions.

このホワイト ペーパーでは 65 nm FPGA の消費電力について記述します。

This white paper discusses the various memory interface controller design challenges and Xilinx solutions, including how to use the Xilinx software tools and hardware-verified reference designs to build a complete memory interface solution for your own application, from low-cost DDR SDRAM applications to higher-performance interfaces like the 667Mb/s DDR2 SDRAMs.

この資料では、新しい ExpressFabric™ テクノロジの特別に重要視される Virtex™-5 ファミリ ビルディング ブロックで達成できるパフォーマンスのレベルを示します。 6 入力 LUT を含むこの新しいテクノロジの主な機能について説明します。

以前のデザインからコードを Virtex™-5 プラットフォーム FPGA に移行、または再ターゲットする場合、いくつかの注意事項があります。このホワイト ペーパーでは、適切に再ターゲットするためのガイドラインの詳細について説明します。

このホワイト ペーパーは、FPGA パッケージへの Virtex™-5 の高度なアプローチでアプリケーション デザイン エンジニアにとって利用可能な利点のいくつかについて論じます。

このホワイト ペーパーでは、システム デザイン消費電力を最適化させ、その結果、システム全体の信頼性を向上させると共に熱と電力コンポーネントの費用を削減するためのFPGA 環境、機能、およびツール オプションをどのように変更するかのデザイン ヒントを提供します。

このホワイト ペーパーでは、いろいろな種類の IIR フィルタとストラクチャ、MathWorks® ツールの使用、これらのストラクチャをザイリンクス FPGA アーキテクチャにマップする方法などについて示します。

このホワイト ペーパーでは、ザイリンクス FPGA のプリント基板設計の信号解析要件と方法について議論します。

このホワイト ペーパーでは、PCI Express® テクノロジの特長と、それらがシステムのパフォーマンスにいかに影響を与えるかについて説明しています。 また、Virtex®-5 FPGA に統合された PCI Express 用エンドポイント ブロックのデザインで、ザイリンクスの PCI Express 用エンドポイント ブロック プラス ラッパを使用した 2 つのシステムのパフォーマンス結果が示されています。

このホワイト ペーパーでは、業界で急速に増加する高バンド幅のインターフェイス ( 特に 100GbE) への需要、システム構築時に 100GbE をプラットフォームへ追加する場合の大きなリスクと問題点、そしてこれらの問題に対応するための FPGA 独自のインプリメンテーション オプションについて説明します。