System Generator を使用した DSP デザイン

ザイリンクス認定トレーナで登録

スキル チェック
(別のログインが必要です)

コース概要をダウンロード (PDF)

コース概要

DSP デザイン カリキュラム パス

関連コース

System Generator を使用したDSP デザイン

The MathWorks Simulink for Xilinx

DSP Implementation Techniques for Xilinx FPGAs

関連情報

すべてのコース リスト

 

コースの解説

このコースは、System Generator の活用方法、および最新かつ低コストの DSP デザインを構築するために必要な手法について紹介します。この中級コースでは System Generator for DSP、インプリメンテーション ツール、およびハードウェア協調シミュレーション手法を使用してDSP の機能をインプリメントする方法について学習することに重点をおきます。また、評価ボードを使用した実践的な演習を行うことによって、ザイリンクス FPGA を使用し、アルゴリズムをインプリメントすることからハードウェアのシミュレーションまでのフローを学べます。

レベル

中級

トレーニング時間

2 日間

参加対象

MATLAB®、Simulink® ソフトウェアを使用した DSP アルゴリズムのインプリメンテーションの経験があるシステム エンジニアおよびロジック設計者で System Generator を使用予定の方

前提条件

• MATLAB および Simulink ソフトウェアの使用経験がある方
• サンプリング理論に関する基礎知識がある方

ソフトウェア ツール

• ISE シミュレータを含む Xilinx ISE® Foundation™ 10.1 ソフトウェア
• System Generator for DSP 10.1
• Platform Studio およびエンベデッド開発キット (EDK)
• Simulink ソフトウェア R2007a または 2007b を含む MATLAB

このトレーニングに参加すると次のことが出来るようになります:

• DSP 機能をインプリメントするための System Generator のデザインフローを理解する
• ザイリンクス FPGA の機能を理解し、アルゴリズムをインプリンメントすることからハードウェアのシミュレーションまでのフローを理解する
• System Generator に含まれる Low レベル および High レベルのさまざまなファンクション ブロックのリストを作成する
• 設計の抽象度と回路規模についての関係を理解する
• FIR および FFT デザインに使用可能な High レベル ブロックを理解する
• 複数のクロックをベースとした System Generator システムをデザインする
• 2 つの System Generator デザインを大型のデザインに組み込む

コース概要

1 日目

• System Generator の概要
• Simulink の基礎
• 演習 1: Simulink の使用
• ザイリンクス デザイン キャプチャの基礎
• 演習 2: ザイリンクス System Generator の使用
• 信号配線
• 演習 3: 信号配線
• 制御回路のインプリメント
• 演習 4: 制御回路のインプリメント

2 日目

• マルチ レート システム
• 演習 5: MAC FIR の設計
• フィルタの設計
• 演習 6: FIR コンパイラ ブロックを使用した FIR フィルタの設計
• ザイリンクス System Generator、Project Navigator、および Platform Studio の統合
• 演習 7: System Generator および Project Navigator の統合
• 演習 8: System Generator、Project Navigator、および Platform Studio の統合

演習の解説

• 演習 1: Simulink の使用 - Simulink ツールボックス ブロックの使用およびシステム設計を学習し、サンプリングレートの扱いを理解します。
• 演習 2: ザイリンクス System Generator の使用 – DSP48 (ML505 ボード) を使用したデザインを設計し、ハードウェア協調シミュレーションを用いて ML505 ボードを検証します。
• 演習 3: 信号配線 - 信号配線ブロックを使用した信号線の取り扱い方法を理解します。
• 演習 4: System Control のインプリメント – ブロックおよび Mcode を使用してアドレス生成回路を作成します。
  
• 演習 5: MAC FIR の設計 – ボトムアップ手法で、MAC を用いたバンドパス FIR フィルタを作成し、ML505 ボードを用いてハードウェア協調シミュレーションでデザインを検証します。
  
• 演習 6 : FIR コンパイラ ブロックまたは DAFIR ブロックを使用した FIR フィルタの設計 - 生産性の向上を実現する FIR コンパイラ ブロックを使用してバンドパス FIR フィルタを設計します。ML505 ボードを用いてハードウェア協調シミュレーションでデザインを検証します。
• 演習 7: System Generator および Project Navigator の統合 – 2 つの System Generator デザインを大型のデザインに組み込む方法と、System Generator で作成された VHDL をシステム全体のシミュレーション モデルに統合する方法を理解します。
• 演習 8: System Generator、Project Navigator、および Platform Studio の統合 - 2 つの System Generator デザインを大型のデザインに組み込む方法と、System Generator で作成された VHDL をシステム全体のシミュレーション モデルに統合する方法を理解します。