System Generator を使用した DSP デザイン

コースの解説

このコースは、System Generator の活用方法、および最新かつ 低コストの DSP デザインを構築するために必要な手法について紹介します。この中級コースでは System Generator for DSP、 インプリメンテーションツール、およびハードウェア協調シミュレーションを使用して DSP の機能をインプリメントする方法について学習することに重点をおきます。また、評価ボー ドを使用した実践的な演習を行うことによって、ザイリンクス FPGA を使用し、アルゴリズムをインプリメントすることから ハードウェアのシミュレーションまでのフローを学べます。

登録方法

コース スケジュール、受講料および登録情報については、コース スケジュールをご覧ください。

レベル

中級

トレーニング時間

2 日間 (前編 / 後編)

参加対象

MATLAB®、Simulink®を使用した DSP アルゴリズムのインプリメンテーションの経験があるシステム エンジニアお よびロジック設計者で System Generator for DSP を使用予定の方

参加条件

• MATLAB および Simulink ソフトウェアの使用経験がある方
• サンプリング理論に関する基礎知識がある方

ソフトウェア ツール

• Xilinx ISE® Design Suite : System Edition 11.1
• MATLAB with Simulink R2008a または R2008b

このトレーニングに参加すると次のことができるようになります

• DSP 機能をインプリメントするための System Generator のデザインフローを理解する
• ザイリンクス FPGA の機能を理解し、アルゴリズムをインプリンメントすることからハードウェアのシミュレー ションまでのフローを理解する
• System Generator に含まれる Low レベルおよび High レベルのさまざまなファンクション ブロックのリストを作成する
• FIR および FFT デザインに使用可能な High レベル ブロックを理解する
• 複数クロックのシステムをデザインする
• 2 つの System Generator デザインをより大規模なデザインに組み込む

トレーニング概要

1 日目

• System Generator の概要
• Simulink の基礎
• 演習 1 : Simulink の使用
• ザイリンクス デザイン キャプチャの基礎
• 演習 2 : System Generator の使用
• シグナル ルーティング
• 制御回路のインプリメント
• マルチ レート システム

2 日目

• 演習 3 : シグナル ルーティング
• 演習 4 : 制御回路のインプリメント
• 演習 5 : MAC FIR の設計
• フィルタの設計
• 演習 6 : FIR Compiler ブロックを使用した FIR フィルタの設計
• System Generator、Project Navigator、および Platform Studio の統合
• 演習 7 : System Generator と Project Navigator の統合
• 演習 8 : System Generator、Project Navigator、および Platform Studio の統合

演習の解説

• 演習 1 : Simulink の使用 – Simulink ツールボックス ブロックの使用およびシステム設計を学習し、サンプリングレートの扱いを理解します。
• 演習 2 : System Generator の使用 – System Generator ブロックセットの DSP48 マクロブロックを使用して、MAC を生成します。ML505 ボードを使用して、ハードウェア協調シミュレーションで検証します。
• 演習 3 : シグナル ルーティング – シグナル ルーティング ブロックを使用してパディングおよびアンパディング ロジックの設計と検証を実行します。
• 演習 4 : 制御回路のインプリメント – ブロックおよび Mcode を使用してアドレスジェネレータ用の制御ロジックを作成します。
• 演習 5 : MAC FIR の設計 – ボトムアップ手法で、MAC を用いたバンドパス FIR フィルタを作成し、ML505 ボードを使用してハードウェア協調シミュレーションで検証します。
• 演習 6 : FIR Compiler ブロックを使用した FIR フィルタの設計 – FIR Compiler および FDATool ブロックを使用して FIR フィルタをシミュレーションおよびインプリメンテーションします。また、デザインを実際のハードウェアから実行して機能を検証します。
• 演習 7 : System Generator と Project Navigator の統合 – 2 つの System Generator デザインを大規模デザインに組み込み、System Generator により作成された VHDL をシステム全体のシミュレーションモデルに組み込む方法を検証します。
• 演習 8 : System Generator、Project Navigator、および Platform Studio の統合 – 2 つの System Generator デザインを大規模デザインに組み込み、System Generator により作成された VHDL をシステム全体のシミュレーション モデルに組み込む方法を検証します。