ISE デザイン入力

ザイリンクス認定トレーナで登録

スキル チェック

コース概要をダウンロード (PDF)

コース概要

関連コース

FPGA 設計導入

FPGA 設計実践

アドバンスド FPGA 設計

Designing with PlanAhead

Virtex-4 デザイン

Virtex-5 LX および LXT デザイン

Design Techniques for Lower Cost

Introduction to VHDL

Introduction to Verilog

TMRTool

関連情報

すべてのコース リスト

 

コースの解説

このコースでは、プロジェクトの構成、プロセス ウィンドウ、さまざまな ISE™ ソフトウェア デザイン フロー、および Xilinx Synthesis Technology (XST) 合成について説明します。また Project Navigator の GUI から XST の基本的な制約ファイルを使用する方法を紹介します。Engineering Capture System (ECS)、StateCAD および ISE Simulator についても紹介します。

レベル

初級

トレーニング時間

1 日間

参加対象

ISE ソフトウェアを使用予定で、ISE 9.1 の主な機能について学ぶ必要のあるデジタル回路の設計者

前提条件

• HDL (VHDL または Verilog) の基礎知識がある方
• Virtex™ FPGA アーキテクチャの基礎知識がある方 (推奨)

ソフトウェア ツール

• Xilinx ISE™ 9.1i

このトレーニングに参加すると次のことが出来るようになります:

• ISE ソフトウェアで新規 Project Navigator プロジェクトを作成する
• さまざまな ISE デザイン フローを理解する
• XST 合成オプションへのアクセス方法および変更方法を理解 する
• Engineering Capture System (ECS) 回路図入力ツールを使用して、回路図デザインを作成する
• StateCAD によって、シンボルを使用したステート マシンを作成する
• テストベンチを作成し、ISE Simulator を使用して、デザインのシミュレーションを実行する

コース概要

1 日目

• コース概要
• Project Navigator を使用したプロジェクト
• 演習 1: Project Navigator を使用したプロジェクト
• HDL 合成と XST
• 演習 2: XST 合成オプション
• ECS (Engineering Capture System)
• 演習 3: ECS
• StateCAD
• ISE Simulator
• 演習 4: ISE Simulator と StateCAD
• その他の機能
• まとめ

演習の解説

• 演習 1: Project Navigator を使用したプロジェクト – ISE ソフトウェアを使用し、HDL フローに従ったプロジェクトについて学習します。 ここでは、新規プロジェクトの作成、ソース ファイルの追加、デザインの合成、およびエラー ナビゲーション機能の使用方法を学びます。
• 演習 2: XST 合成オプション – XST 合成のプロパティを変更し、合成レポートで合成結果を比較します。 また、プロジェクトのスナップショット機能を確認します。
• 演習 3: ECS – シンボルの追加、シンボルとワイヤの接続、ワイヤとバスの命名、I/O マーカーの追加といった回路図エディタの基本的な機能、および ECS をザイリンクス CORE Generatorと共に使用する方法を学びます。
• 演習 4: ISE Simulator と StateCAD – シミュレーションおよび検証プロセスを実行します。 また、これらのツールを ISE ソフトウェアと共に使用する方法を学びます。