MGT シリアル I/O デザイン

コースの解説

このコースでは RocketIO MGT シリアル トランシーバを Virtex™-5 LXT FPGA デザインで効果的に使用する方法を説明します。 そのために必要となる CRC、8b/10b エンコーディング、チャンネル ボンディング、クロック調整、およびカンマ検出などのさまざまな RocketIO ブロックの機能について理解します。 さらに、Architecture Wizard、合成およびインプリメンテーションについて学習します。 このコースはモジュールによる講義だけではなく、演習も含まれた実践的なトレーニングになっています。

レベル

中級

トレーニング時間

2 日間

参加対象

FPGA 設計者およびロジック設計者

参加条件

  • Verilog または VHDL による設計経験のある方、またはこれらの言語の基礎知識がある方、または Introduction to Verilog または Introduction to VHDL コース受講者
  • 合成およびシミュレーションの経験のある方
  • FPGA の設計経験のある方、または FPGA 設計導入 コース受講者
  • 高速シリアル I/O 手法 (SONET、ギガビット イーサネット、Infiniband など) の知識がある方

ソフトウェア ツール

  • Xilinx ISE™ 9.1i
  • Mentor Graphics ModelSim PE 6.2

このトレーニングに参加すると次のことが出来るようになります:

  • Virtex™-5 LXT RocketIO™ マルチギガビット トランシーバ (GTP) のポートと属性を理解し、使用する
  • GTP の次の機能を効果的に使用する
  • カンマ検出、CRC、クロック コレクション、チャネル ボンディング
  • 8B/10B エンコーディング/デコーディング、プログラム可能な終端およびプリエンファシス
  • GTP Wizard を使用して GTP プリミティブをデザインにインスタンシエートする
  • ボード デザインの問題に関連する適切な資料へアクセスする
  • 電源供給、オシレータ、およびトレース デザイン

コース概要

1 日目

  • 概要
  • クロックとリセット
  • 8B/10B エンコーダとデコーダ
  • 演習 1: 8B/10B ディスパリティとバイパス
  • カンマおよびカンマ アライメント
  • 演習 2: カンマおよびカンマ アライメント
  • CRC
  • 演習 3: CRC

2 日目

  • クロック コレクション
  • 演習 4: クロック コレクション
  • チャネル ボンディング
  • 演習 5: チャネル ボンディング
  • GTP Wizard
  • RocketIO トランシーバ デザインのインプリメンテーション
  • 演習 6: 合成およびインプリメンテーション

演習の解説

  • 演習 1: 8B/10B ディスパリティとバイパス – 8B/10B エンコーダ/デコーダの使用方法やランニング ディスパリティの操作を学習します。 またエンコーダ/デコーダのバイパス方法を学習します。
  • 演習 2: カンマおよびカンマ アライメント – プログラム可能なカンマ検出を使用してシリアル データ ストリームを適切なバイト幅に揃える方法を学習します。
  • 演習 3: CRC – CRC Wizard を使用して CRC ブロックをコンフィギュレーションする方法を学習します。
  • 演習 4: クロック コレクション – クロック コレクション ロジックを使用して TX クロックと RX クロック間の差異を補正します。
  • 演習 5: チャネル ボンディング – 2 つのチャンネルを 1 つのデータ チャンネルとして使用するためにデザインの変更を行います。
  • 演習 6: 合成およびインプリメンテーション – GTP Wizard を使用して RocketIO トランシーバ プリミティブの設定、デザインへのインスタンシエート、デザインの合成およびインプリメンテーションを行います。

登録方法

クラスのスケジュール、受講料および登録情報については、日本のサイトをご覧ください

採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.