Virtex-4 デザイン

ザイリンクス認定トレーナで登録

スキル チェック
(別のログインが必要です)

コース概要をダウンロード (PDF)

コース概要

FPGA デザイン カリキュラム パス

関連コース

FPGA 設計導入

FPGA 設計実践

アドバンスド FPGA 設計

Designing with PlanAhead

Virtex-5 LX および LXT デザイン

Design Techniques for Lower Cost

Introduction to VHDL

Introduction to Verilog

TMRTool

Advanced VHDL

関連情報

すべてのコース リスト

 

コースの解説

このコースでは、Virtex™-4 FPGA アーキテクチャのリソースを効果的に使用する方法を紹介します。 同時に、Virtex™-4 の新機能や改善された機能に重点を置き、Virtex-4 FPGA の概要、デジタル クロック マネージャ(DCM) および 位相一致クロック デバイダ(PMCD)、グローバル クロックおよびリージョナル クロック手法、メモリと FIFO、ソース同期リソースについて説明します。 このコースでは、モジュールと演習を組み合わせ、アプリケーションの主要機能について、実践的に学習することができます。

レベル

中級

トレーニング時間

2 日間

参加対象

ザイリンクス製品をご利用の方、または FPGA 設計導入 および FPGA 設計実践 コース受講者。 Virtex-II/Pro/ ProX のアーキテクチャ、ISE™ ソフトウェア、タイミング制約、タイミング クロージャの手法を熟知している方。

前提条件

• FPGA 設計導入 コース受講者
• FPGA 設計実践 コース受講者
• Virtex-II、Virtex-II Pro、Virtex-II Pro X FPGA アーキテクチャの知識がある方
• VHDL またはVerilog の中級程度の知識がある方

ソフトウェア ツール

• Xilinx ISE 8.1i
• Xilinx XST

このトレーニングに参加すると次のことが出来るようになります:

• Virtex-4 FPGA グローバル クロック リソースを使用する
• Virtex-4 FPGA リージョナル クロック リソースを使用する
• Virtex-4 FPGA DCM を使用したデザイン
• Virtex-4 FPGA PMCD を使用したデザイン
• Virtex-4 FPGA ブロック RAM および FIFO16 ブロックを理解する
• DSP48 ブロックを使用する
• ソース同期リソースについて理解する

コース概要

1 日目

• はじめに
• 製品の概要
• DCM クロック マネージメント
• PMCD クロック マネージメント
• 演習 1: DCM クロック
• クロック ネットワーク
• 演習 2: クロック リソース

2 日目

• 2 日目の概要
• I/O およびソース同期リソース
• 演習 3: ソース同期 I/O リソースの使用
• ブロック RAM メモリ リソース
• FIFO16 メモリ リソース
• 演習 4: ブロック RAM および FIFO16 の使用
• XtremeDSP™ テクノロジ スライス
• 演習 5: XtremeDSP™ テクノロジ リソースの使用
• コンフィギュレーション
• 2 日目のまとめ

演習の解説

• 演習 1 - DCM クロック: DCM および PMCD を使用したクロック マネージメントを学びます。
• 演習 2 - クロック リソース: グローバル クロックおよびリージョナル クロックのネットワークの使用方法を学びます。
• 演習 3 - ソース同期 I/O リソースの使用: ネットワーク アプリケーション用にソース同期デザイン インターフェイスを作成します。
• 演習 4 - ブロック RAM およびFIFO16 の使用: ブロック RAM の新機能と FIFO16 専用のリソースについて学びます。
• 演習 5 - XtremeDSP テクノロジ リソースの使用: DSP48 ブロックの使用方法について学びます。