コース リストコースはデザイン専門別で分類されています。 コース スケジュール、受講料および登録情報については、ザイリンクス認定トレーナ にご連絡ください。
FPGA デザイン コースFPGA 設計導入コースでは、Architecture Wizard および Floorplan Editor などの ISE 9.1i のツール機能を紹介します。その他のトピックとして、FPGA設計手法、インプリメンテーション オプション、およびグローバル タイミング制約を紹介します。全体的なデザイン パフォーマンスの改善に重点をおいたコースについては、FPGA 設計実践 があり、このコースの基本理念に基づいています。 FPGA 設計実践より安価なFPGAを採用してシステムコストを抑えることができるように、デザインのゲート規模を低集積に抑えたり、動作スピードを改善する方法について学びます。ツールや設計手法をマスタすることによって、開発時間が短縮し、開発コストを抑えることができるようになります。 アドバンスド FPGA 設計アドバンスド FPGA 設計 は、FPGA実践コースで紹介した基本概念をベースに、ザイリンクス ISE™ 9.1i ツールとザイリンクス ハードウェアを高度に活用する方法について紹介します。2 日間のコースで 7 つの演習を行い、ザイリンクスの XST、Synplicity 社の Synplify Pro または Mentor 社の Precision を使用します。このトレーニングは、「導入」および「実践」コースの受講を前提としています。また、ザイリンクスのデバイスの最低半年以上の使用経験、Verilog あるいは VHDL の中級程度の知識が必要です。このトレーニングでは、ISE ソフトウェア 9.1i ツールおよび Virtex-4 FPGA を使用します。 Designing with PlanAheadLearn to increase design performance and achieve repeatable results by using the PlanAhead™ software tool. Topics include: a product overview, synthesis and project tips, design analysis, creating a floorplan, improving performance, experimenting with implementation options, incremental methodology, block-based IP design, and I/O pin assignment. Virtex-4 デザインこのコースでは、Virtex™-4 FPGA アーキテクチャのリソースを効果的に使用する方法を紹介します。同時に、Virtex™-4 の新機能や改善された機能に重点を置き、Virtex-4 FPGA の概要、DCM および PMCD、グローバル クロックおよびリージョナル クロック手法、メモリと FIFO、ソース同期リソースについて説明します。このコースでは、モジュールと演習を組み合わせ、アプリケーションの主要機能について、実践的に学習することができます。 Virtex-5 LX および LXT デザインこのコースでは Virtex™-5 アーキテクチャ リソースを有効利用する方法について説明します。受講対象者は、FPGA 設計導入 コースおよび FPGA 設計実践 コース修了者、また Virtex-4 FPGA を十分に理解したザイリンクス ユーザーとし、最新デバイスに追加された強化リソースの理解と設計に重点をおいています。 Minimizing Your Design Time with the ChipScope Pro Debug and Verification ToolsAs FPGA designs become increasingly more complex, designers are searching to reduce design and debug time. The powerful, yet easy-to-use ChipScope Pro tool solution helps minimize the amount of time required for debug and verification. This one-day course will show you effective ways to debug logic and high-speed designsthereby decreasing your overall design development time. This training will provide hands-on labs that demonstrate how the ChipScope Pro tools can address advanced verification and debugging challenges. Design Techniques for Lower CostThis course appeals to engineers who have an interest in developing low-cost products, particularly in high-volume markets. The course and exercises cover several different design techniques, which will be interesting and challenging for any digital designer regardless of the final application. TMRToolIncoming students with little knowledge of SEU/SET considerations who complete this one-day course will get a thorough overview of how these risks affect technology in general and FPGAs in particular. This introduction to the Xilinx TMR (XTMR) solution addresses designs that require Triple Module Redundancy and provides hands-on experience, allowing you to evaluate TMR’s timing impact, as well as area and pinout considerations. You will also perform design verification to ensure functional integrity for pre- and post-TMR circuits. The XTMR solution incorporates TMRTool, a proprietary software application that offers total control and flexibility for the TMR process for Xilinx FPGAs. ISE デザイン入力このコースでは、プロジェクトの構成、プロセス ウィンドウ、さｍざまな ISE™ ソフトウェア デザイン フロー、および Xilinx Synthesis Technology (XST) 合成について説明します。また Project Navigator の GUI から XST の基本的な制約ファイルを使用する方法を紹介します。Engineering Capture System (ECS)、StateCAD および ISE Simulator についても紹介します。 Introduction to VerilogThis comprehensive course is a thorough introduction to the Verilog language. The emphasis is on writing Register Transfer Level (RTL) and behavioral source code. This class addresses targeting Xilinx devices specifically and FPGA devices in general. The information gained can be applied to any digital design by using a top-down synthesis design approach. This course combines insightful lectures with practical lab exercises to reinforce key concepts. You will also learn advanced coding techniques that will increase your overall Verilog proficiency and enhance your FPGA optimization. This course covers Verilog 1995 and 2001. Introduction to VHDLThis comprehensive course is a thorough introduction to the VHDL language. The emphasis is on writing Register Transfer Level (RTL) and behavioral source code. This class addresses targeting Xilinx devices specifically and FPGA devices in general. The information gained can be applied to any digital design by using a top-down synthesis design approach. This course combines insightful lectures with practical lab exercises to reinforce key concepts. You will also learn advanced coding techniques that will increase your overall VHDL proficiency and prepare you for the Advanced VHDL course. In this three-day course, you will gain valuable hands-on experience. Incoming students with little or no VHDL knowledge will finish this course empowered with the ability to write efficient hardware designs and perform high-level HDL simulations. Advanced VHDLIncrease your VHDL proficiency by learning advanced techniques that help you write more robust and reusable code. This comprehensive course is targeted toward designers who already have some experience with VHDL. The course highlights modeling, testbenches, RTL/synthesizable design, and techniques aimed at creating parameterizable and reusable designs. The majority of class time is spent in challenging hands-on labs as compared to lecture modules. コネクティビティ デザイン コースDesigning a LogiCORE PCI SystemLearn the tips and tricks of PCI design in this two-day course which provides an introduction to basic PCI concepts and architecture as well as intensive training on designing with the PCI core for Xilinx. This course emphasizes and illustrates how PCI transactions take place and gives you an overview of Xilinx PCI solutions. You will learn the basics of Xilinx PCI cores including PCI 64/66 and PCI 32. You will also learn design concepts and basic verification strategies for creating a PCI system design. The labs cover the basic transaction analysis using the ModelSim simulator and the general design flow, from core to verification using ISE 9.1i. Designing a LogiCORE PCI-X SystemThis course focuses on the PCI-X Addendum to the PCI Local Bus Specification and provides a detailed examination of the PCI-X LogiCORE™ solution. This course will help digital designers interface the PCI-X LogiCORE solution to a typical user application to create a flexible PCI-X system design. Designing a LogiCORE PCI Express SystemAttending the Designing a LogiCORE PCI Express System will provide you a working knowledge of how to implement a Xilinx PCI Express® core in your applications. This course focuses on the implementation of a Xilinx PCI Express system with supporting logic and example designs. With this experience, you can improve your time to market with your PCIe core design. MGT シリアル Ｉ/Ｏ デザインこのコースでは RocketIO MGT シリアル トランシーバを Virtex™-5 LXT FPGA デザインで効果的に使用する方法を説明します。そのために必要となる CRC、8b/10b エンコーディング、チャンネル ボンディング、クロック調整、およびカンマ検出などのさまざまな RocketIO ブロックの機能について理解します。さらに、Architecture Wizard、合成およびインプリメンテーションについて学習します。このコースはモジュールによる講義だけではなく、演習も含まれた実践的なトレーニングになっています。 Designing with Ethernet MAC ControllersAfter completing this course, you will be familiar with the various Xilinx solutions offering Ethernet connectivity. You will learn the basics of the Ethernet standard, protocol, and OSI model while applying Xilinx solutions via hands-on laboratory exercises. You will also perform simulations and learn to assess hardware design considerations and software development requirements. シグナル インテグリティの基礎このコースはアジレント・テクノロジー社が主催するコースです。PCB 設計、評価エンジニアを対象として、高速化による具現化する問題の認識と、電磁気学の観点からの理解を深めることにより、より良い PCB 設計、評価を行えることを目的としています。コースの詳細はアジレント・テクノロジー社のサイト http://www.agilent.co.jp/find/education/ をご覧ください。オンサイトトレーニングを希望される方は education_kk@xilinx.com までお問い合わせください。 DSP デザイン コースIntroduction to AccelDSPLearn how to synthesize an algorithm written in the language of MATLAB® software into a design that is optimized for a Xilinx FPGA. Find out how to make coding changes in MATLAB® software that improve area and performance. Use the floating- to fixed-point and design exploration features of the AccelDSP™ synthesis tool to achieve maximum results. Merge a synthesized MATLAB® software block into a larger HDL design or System Generator design. System Generator を使用したDSP デザインこのコースは、System Generator の活用方法、および最新かつ低コストの DSP デザインを構築するために必要な手法について紹介します。この中級コースでは System Generator for DSP、インプリメンテーション ツール、および Hardware In The Loop (ハードウェア協調シミュレーション) 手法を使用してDSP の機能をインプリメントする方法について学習することに重点をおきます。また、評価ボードを使用した実践的な演習を行うことによって、ザイリンクス FPGA を使用し、アルゴリズムをインプリメントすることからハードウェアのシミュレーションまでのフローを学べます。 The MathWorks Simulink for XilinxThis hands-on The MathWorks course covers the basics of using Simulink, an interactive, graphical environment for modeling and simulating dynamic systems. This course covers all aspects of system modeling with Simulink including creating a model, simulating the system, and analyzing the results. Advanced simulation concepts and simulations from the command line are also explained. The final section discusses refining models by providing additional functionality with S-functions, block masks, and Graphical User Interfaces for interaction with your system. Additional DSP simulation tools and other The MathWorks products are also introduced. DSP Implementation Techniques for Xilinx FPGAsThis course will show you how to take advantage of Xilinx FPGA architecture, including the Virtex™-4 FPGA, to effectively implement DSP algorithms. The techniques also demonstrate which system-level decisions have the greatest impact on the implementation process and product costs. エンベデッド デザイン コースエンベデッド システム開発ザイリンクス FPGA (フィールド プログラマブル ゲート アレイ) は、シリコンを有効活用したアーキテクチャ リソースだけでなく、MicroBlaze™ ソフト プロセッサやハード コアの PowerPC® プロセッサにより、さらに高いレベルのシステム設計を可能にします。開発者はエンベデッド開発キット (EDK) ツールを使用し、デザインの向上を実現できます。ザイリンクス MicroBlaze ソフト プロセッサおよび PowerPC プロセッサの基本的な特長と機能については、モジュールおよび演習の両方で説明しています。また、 エンベデッド システムの開発、デバッグおよびシミュレーションに関する十分な実践的演習を行います。 アドバンスド エンベデッド システム開発アドバンスド エンベデッド システム開発 は、エンベデッド システム開発のアドバンス機能およびテクニックを複雑なエンベデッド システムを構築する開発者に提供します。開発者はエンベデッド開発キット (EDK) ツールを使用し、デザインの向上を実現できます。このコースでは、複雑なシステムの構築を目的とした、エンベデッド システム デザインの高度なコンポーネントを理解し、活用する手法を学びます。 Embedded Open-Source Linux DevelopmentThis intermediate-level, two-day course provides embedded systems developers with experience in creating an embedded open-source Linux operating system on a Xilinx development board. The course offers students hands-on experience from building the environment to booting the system using a basic, single-processor System on Chip (SoC) design with Linux 2.6 from the Xilinx kernel tree. This course introduces embedded Linux components, use of open-source components, environment configurations, network components, and debugging/profiling options for embedded Linux platforms. The primary focus is on embedded Linux development in conjunction with the Xilinx tool flow. CPLD デザイン コースFundamentals of CPLD Design認定トレーナで登録: アジア太平洋
This comprehensive course provides you with an introduction to designing with Xilinx CPLDs by using the ISE™ series software tools. You will learn the basics of ISE software flow and how to interpret CPLD reports for optimum performance designs. Designing for Performance for CPLDsDesigning for Performance for CPLDs is an intermediate-level course that provides a comprehensive overview of the CPLD software flow. By applying the techniques presented in this course, you will be able to enhance design performance and make the best possible use of Xilinx CPLD architectures. |