コーススケジュール

トレーニングコースのお申し込みは、下記のご希望のコースの登録ボタンよりお申し込みください。

休講中のコースは国内販売店各社で開講しています。
販売代理店各社で行われるトレーニング情報については、ザイリンクス認定トレーナ（ATP) までお問い合わせください。

トレーニングコース	受講料	開催日/登録
ISE デザイン入力 (1日間 10:00-17:30)	0 TC (無償)	次回開催	2008年8月まで休講
FPGA 設計導入 (1日間 10:00-18:00)	0 TC (無償)	次回開催	2008年8月まで休講
FPGA 設計実践 (2日間 10:00-17:30)	5 TC (70,000円)	7月8-9日
FPGA 設計実践 (2日間 10:00-17:30)	5 TC (70,000円)	7月23-24日
アドバンスド FPGA 設計 (2日間 10:00-17:30)	5 TC (70,000円)	7月29-30日
アドバンスド FPGA 設計 (2日間 10:00-17:30)	5 TC (70,000円)	8月28-29日
Virtex-5 LX および LXT デザイン (1日間 10:00-17:30)	0 TC (無償キャンペーン中)	9月 5日
MGT シリアル I/O デザイン (2日間 10:00-17:30)	5 TC (70,000円)	8月5-6日
MGT シリアル I/O デザイン (2日間 10:00-17:30)	5 TC (70,000円)	9月2-3日
System Generator を使用した DSP デザイン (2日間 10:00-18:00)	5 TC (70,000円)	8月19-20日
System Generator を使用した DSP デザイン (2日間 10:00-18:00)	5 TC (70,000円)	9月16-17日
エンベデッドシステム開発 (2日間 10:00-18:00)	5 TC (70,000円)	7月16-17日
エンベデッドシステム開発 (2日間 10:00-18:00)	5 TC (70,000円)	8月7-8日
アドバンスドエンベデッドシステム開発 (2日間 10:00-18:00)	5 TC (70,000円)	7月29-30日
アドバンスドエンベデッドシステム開発 (2日間 10:00-18:00)	5 TC (70,000円)	8月21-22日

上記のトレーニングコースは、会場の記載がないものは、いずれもザイリンクス東京本社で行われます。その他の会場は下記の会場名をクリックして会場をご確認ください。

ご質問、コメント、またはトレーニングのリクエストはカスタマートレーニングまでメールをお送りください。

コース スケジュール