XtremeDSP ツール パッケージザイリンクスは、アルゴリズム、システム、ハードウェアの開発者のニーズに最適な DSP 開発フローおよび IP コアを提供します。 ザイリンクスの XtremeDSP 開発ツール パッケージは、入手しやすい価格で提供されている包括的な設計スイートで、広く普及している Mathworks 社の MATLAB® および Simulink® モデリング環境を FPGA デザインで使用可能にするものです。この DSP デザイン環境は、設計フローの初期段階で、高レベルのアルゴリズム用のハードウェア ソリューションを検討する際に使用できます。また、高度に最適化され、かつ RTL、IP、およびエンベデッド プロセッシングを含む量産向けの完全な DSP システムのアセンブルにも使用可能です。 XtremeDSP™ ツール パッケージには System Generator for DSP および AccelDSP™ 合成ツールの両方が含まれ、FPGA 用の業界で最も柔軟性に優れ、かつ統合された強力な DSP 開発環境を提供します。
AccelDSPAccelDSP は、自動的に浮動小数点 MATLAB M ファイルから直接合成された RTL モデルを生成します。 AccelDSP により、MATLAB 言語で記述されたアルゴリズムはデザイン全体および検証フローで動作します。浮動小数点定義からゲート レベルのインプリメンテーションまでのすべての主要なステップは、この MATLAB ソースから派生し、直感的な操作のユーザー インターフェイスから簡単に操作できます。 レポートを出力して、リソース使用率、スループット、レイテンシにおけるデザイン効果が検証できます。また、システム レベルの要件設定や最適なシリコン インプリメンテーションを素早く選択可能な IP コア検証テクノロジ ツールにより、スピードとエリアのトレードオフも実現します。 AccelWare DSP リファレンス デザインAccelWare™ DSP リファレンス デザインは、複雑な MATLAB 組み込み/ツールボックス機能のためのハードウェアのインプリメンテーションを実現します。AccelDSP 合成ツールの使用すると、これらのジェネレータによってザイリンクス プログラマブル デバイスのアルゴリズム合成を実現する検証済みのリファレンス デザインが提供されます。スピードとエリアのトレードオフにより、IP コアとシステム レベルのパラメータ化を実現します。 System Generator for DSPSystem Generator は、個々のデザイン キャプチャから FPGA デザイン クロージャまでのスムーズなパスを提供し、Simulink モデリングと FPGA 設計のためのシミュレーション環境を実現します。RTL の使用や特別な知識の取得は必要はありません。System Generator は、DSP 設計において FPGA ベースの DSP のパフォーマンスや柔軟性を向上し、その結果、デザイン サイクルの全体的な短縮を実現します。 ザイリンクス DSP ブロックセット IP ライブラリザイリンクス DSP ブロックセット が提供する System Generator は、ザイリンクス プログラマブル デバイスに最適化されたロジックの生成をお手伝いします。90 以上の DSP ビルディング ブロックが使用可能な Simulink モデリング環境は、以下を提供します。
ISE Foundation ソフトウェアISE ソフトウェアが提供するザイリンクス FPGA 用の完全な RTL デザイン環境は次を含みます。
使いやすいビルトイン ツールとウィザードにより、I/O 割り当て、消費電力解析、タイミング ドリブン デザイン クロージャ、HDL シミュレーションが迅速かつ直観的に行えるようになっています。 CORE Generator IP ライブラリザイリンクス ISE CORE Generator™ は、ユーザーがカスタマイズできる RTL デザイン フローのライブラリを提供します。 これらの機能は、メモリおよび FIFO といった基本的な構築ブロックからフィルタ、トランスフォームなどのシステム レベルの構築ブロックまで広範囲をサポートします。ISE 開発環境とのシームレスな統合により、Core Generator は効率のよいデザイン過程にて、高い品質でデザインを完了するお手伝いをします。 |
