ISE Design Suite : DSP Edition
アルゴリズム、システム、およびハードウェア開発者のニーズに最適な DSP 開発フローおよび IP コアの提供
- アルゴリズム開発者 : MATLAB® アルゴリズムの浮動小数点から固定小数点への素早い変換に HDL の経験が不要
- システム設計者 : FPGA でザイリンクス IP および統合されたプロセッサ アクセラレータを用いてハードウェア アーキテクチャの詳細を定義
- ハードウェア エンジニア : 最適化された FPGA インプリメンテーションを生成し、ハードウェア コシミュレーションを実行
主な資料
オンライン ビデオ (英語)
ザイリンクス DSP デザイン環境と DSP に特化した FPGA の優れた性能および使いやすさによって、開発チームは PEGASUS 高解像度デジタル レコーダを納期どおりに開発できました。
- Atsushi Tabuchi, Deputy General Manager, Development Group at Thomson
ISE® Design Suite : DSP Edition は、ISE Design Suite : Logic Edition に含まれるすべての機能およびテクノロジと、DSP 設計者の要求に対応するツールおよび DSP 特有の IP を備えています。FPGA 設計経験が少ない開発者でも、従来の RTL 開発期間よりはるかに短期間で量産品質の DSP アルゴリズムを FPGA へインプリメンテーションできます。
ISE Design Suite : DSP Edition の利点
ISE Design Suite : DSP Edition では、広く普及している Mathworks 社の MATLAB および Simulink® モデリング環境を拡張する包括的なデザイン ツールを FPGA デザインに提供します。この DSP デザイン環境は、デザイン フローの初期段階で高レベルのアルゴリズム用のハードウェア ソリューションを検討するため、または、高度に最適化され、RTL、IP およびエンベデッド プロセッシングを含む製品向けの完全な DSP システムを組み立てるために使用できます。
ISE Design Suite : DSP Edition は、System Generator for DSP™ を含み、業界で最も柔軟かつ統合された強力な DSP 開発環境を FPGA に提供します。
ISE Design Suite : DSP Edition は、ザイリンクス XtremeDSP™ イニシアチブの一環として、航空宇宙/高信頼性製品、デジタル通信、マルチメディア、ビデオ、および画像処理市場に対応する高性能 DSP ソリューションの開発をサポートします。
DSP Edition に含まれる System Generator for DSP : 高度な信号処理システムの組み立て用に最適化され、Bit-True および Cycle-True のライブラリを装備しています。ザイリンクスのアルゴリズム IP はこのライブラリの一部であり、FIR フィルタ、FFT、およびフォワード エラー修正 (FEC) ブロックなどの一般的な DSP ビルディング ブロックの効率的なインプリメンテーションを迅速に作成するために使用されます。
ISE Design Suite : DSP Edition が提供する包括的な環境では、DSP デザインに業界標準の開発ツールを使用し、開発を効率化します。Mathworks™ 社の MATLAB および Simulink とザイリンクス System Generator for DSP を使用することで、Simulink 環境から離れることなく、ターゲット ハードウェア プラットフォームで信号処理アルゴリズムをモデリング、シミュレーション、および検証できます。
通常、デザイン フローには次の手順が含まれます。
- MathWorks 社の業界標準ツールと共にザイリンクス System Generator for DSP を使用してハードウェア モデルを開発および検証
- Bit-True または Cycle-True の HDL 回路を生成 (オリジナル モデルの性能に動作が確実に適合することを意味する)
- デザインの合成および FPGA のプログラミングに使用されるビットストリームの生成 (システム エンジニアのデザインを FPGA 設計者が HDL に変換するエラーが生じやすく、時間を要する作業が不要となる)
ISE Design Suite の特長
今すぐ設計をはじめよう!
オンライン ビデオの視聴
トレーニングへの参加
ボードまたはキットを選択
Step 1オンライン ビデオの視聴
関連製品
FPGA デザイン を迅速かつ簡単に開始するには、ザイリンクス オンライン ストアから開発ボードおよびキットの一覧を参照!ISE Design Suite : DSP Edition 関連の情報、製品、サービス
資料
データシート、ユーザー ガイド、パッケージおよびピン配置の仕様
ISE® Design Suite のすべてのエディションをサポートしています。
XtremeDSP セレクション ガイド (英語版) (PDF)
ザイリンクス XtremeDSP™ ソリューションのすべてのコンポーネントについて記載しています。
ホワイト ペーパー : FPGA に DSP を搭載 : 高性能で低コストな DSP 機能を搭載 (英語版) (PDF)
一般的な高性能 DSP 機能の一部について説明し、これらの機能をインプリメントする際の有効コストを示します。
ツールおよび IP リファレンス ガイド
System Generator for DSP ユーザー ガイド (英語版) (PDF)
System Generator for DSP™ の機能および性能について記載しています。
アプリケーション ノート
通信およびネットワーキング マーケット向けのザイリンクス アプリケーション ノートの一覧です。
デジタル信号処理 (DSP) 向けのザイリンクス アプリケーション ノートの一覧です。
ビデオおよび画像処理向けのザイリンクス アプリケーション ノートの一覧です。
ボード
XtremeDSP ビデオ スタータキット - Spartan-3A DSP 版
FPGA に実装されたユーザー定義のビデオ アクセラレータでカスタマイズ可能な DSP デザインの枠組みを提供します。
XtremeDSP スタータ キット - Spartan-3A DSP 1800A 版
業界標準のペリフェラル、コネクタ、インターフェイスをサポートする Spartan®-3A DSP ファミリ性能をすぐにご利用いただけます。
Virtex®-5 SXT XtremeDSP 開発キットは、ハードウェア、デザイン ツール、IP、そして検証済みリファレンス デザインを含み、速やかな DSP アプリケーションの開発をお手伝いします。
すべてのデジタル信号処理ボードおよびキットを示します。
IP
FIR Compiler v4.0 は、フィルタ インプリメンテーションに要する時間をボタンを押すだけに削減し、FIR フィルタ仕様の異なる高性能ハードウェア アーキテクチャ間でのトレードオフを考慮できるようにします。
DDS コンパイラは、SFDR、周波数分解能、プログラム可能な位相および周波数などの一般的なアルゴリズム要件すべてをサポートする一方で、最高のパフォーマンスを達成します。
高速フーリエ変換 (FFT) は、OFDM ベースのデジタル MODEM から超音波、RADAR および CT 画像再構築アルゴリズムまでのアプリケーションを含む DSP システムで使用される基本的なビルディング ブロックです。
すべての利用可能な DSP 特有の IP を示します。
オンライン ビデオ (英語)
ISE Design Suite を使用した FPGA でのDSP システム デザイン
DSP アクセラレータを含むプロセッサを FPGA ベースの DSP システムへ組み込む際の基礎を説明します。
ハードウェアでの DSP アルゴリズム検証の単純化 (英語)
FPGA Journal のオンライン ビデオで、FPGA 内でのハードウェアの加速化が必要な高性能 DSP アルゴリズムの検証用ストラテジについて説明します。
AccelDSP および System Generator for DSP を使用した FPGA デザインの迅速化
AccelDSP™ 合成ツールを浮動小数点 MATLAB アルゴリズムで使用するプロセスおよび VHDL または Verilog モデルとテストベンチの生成についての概要を説明します。
DSP デザイン関連のすべてのオンライン ビデオを示します。
トレーニング
System Generator を使用した DSP デザイン
この中級コースでは System Generator for DSP、インプリメンテーション ツール、およびハードウェア協調シミュレーション手法を使用してDSP の機能をインプリメントする方法について学習することに重点をおきます。
日本で開催中のコース スケジュールを紹介します。
サービスおよびサポート
ザイリンクス テクニカル サポートへお問い合わせください。
ザイリンクスが提供している DSP デザイン向けの資料、ツール、IP などの一覧ページです。
アンサー データベースでの検索が可能です。