UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

7 シリーズ ファミリ デザイン

リリース日:
December 2014
レベル:
FPGA 3 / 中級
期間:
2 日間

クイック リンク

受講対象

FPGA 設計導入 コース受講者

受講要件

登録

コース スケジュール、受講料および登録情報についての詳細は、ザイリンクス認定トレーナ (ATP) までお問い合わせください。

コース概要

このコースは、7 シリーズ FPGA のアーキテクチャ リソースを活かした設計方法を身に付けることを目的としています。 FPGA 設計導入コースを終了されていれば、FPGA 使用経験のあるなしにかかわらず受講いただけます。コースの内容は、7 シリーズ FPGA に含まれる重要なリソースを理解し、適切に使用できるようになることに重点を置いて解説されています。

具体的には、デバイスの概要、CLB 構造、MMCM および PLL クロッキング リソース、グローバル、リージョナルおよび I/O クロッキング手法、メモリ、FIFO リソース、DSP、ソース ファイル同期リソースについて説明します。メモリ コントローラーのサポートや各ファミリで使用可能な専用ハードウェア リソース (PCI Express® テクノロジ、アナログ/デジタル コンバーター、ギガビット トランシーバー) などについても説明します。

さらに、HDL コーディングで間違えやすい点や、FPGA を最大限に活用するコード記述方法についての詳しい説明も含まれます。講義と演習を組み合わせたトレーニングにより、基本原則に基づきながらも実践的な応用を可能にします。

ソフトウェア ツール

  • Vivado® Design または System Edition 2014.3

ハードウェア

  • Artix®-7, Kintex®-7, and Virtex®-7 FPGA
  • デモ ボード : なし

* このコースでは、7 シリーズ FPGA アーキテクチャを中心に説明しています。演習で使用するボードやカスタマイズに関する詳細は、認定トレーナー (ATP) へお問い合わせください。

スキル習得

このコースに参加すると、次のことができるようになります。

  • 7 シリーズ FPGA の 6 入力 LUT の機能と CLB 構造を理解する
  • 7 シリーズ FPGA の CLB リソースとスライス構造を理解する
  • 7 シリーズ FPGA のブロック RAM、FIFO、DSP リソースを理解する
  • I/O ブロックおよび SERDES リソースの適切な設計方法を理解する
  • このデバイス ファミリの MMCM、PLL、クロック配線リソースを理解する
  • 高性能な DDR3 物理層インターフェイスを実装するために使用可能なハード リソースを理解する
  • 7 シリーズ ファミリが備える、その他の専用ハードウェアを理解する
  • 7 シリーズ FPGA の機能を最大限に活用する HDL を記述する

コース概要

演習 講義 デモ

1 日目

  1. 1.1
    7 シリーズ FPGA の概要
  2. 1.2
    CLB アーキテクチャ
  3. 1.3
    スライス フリップフロップ
  4. 1.4
    演習 1: CLB リソース ターミナル カウント ロジックとパイプライン レジスタを含む 32 ビットのインクリメンターを合成します。Vivado Design Suite に含まれる [Device] ビューおよび [Schematic] ビューで適切なリソースが使用されているかどうかを確認します。[Schematic] ビューでインプリメントされた結果を検証します。
  5. 1.5
    メモリ リソース
  6. 1.6
    演習 2 : メモリ リソース デュアル ポート ブロック RAM を推論するために必要な RTL コードを完成させます。[Schematic] ビューを使用してデザインを確認します。オプションの手順として、WRITE_FIRST ブロック RAM を推論するように RTL コードを変更します。
  7. 1.7
    DSP リソース
  8. 1.8
    演習 3: DSP リソース 24x17 MAC を合成およびインプリメント、[Schematic] ビューでデバイス使用率を検証します。オプションの手順として、IP カタログで幅の広いパイプライン乗算器を記述します。その後、これを インスタンシエートおよびインプリメントして、結果を [Schematic] ビューで検証します。

2 日目

  1. 2.1
    I/O リソース
  2. 2.2
    演習 4: I/O リソース IP カタログの SelectIO Interface Wizard を使用して、高速、クロック転送出力インターフェイスを作成します。シミュレーションを実行し、さまざまなブロックの動作を検証します。また、[Schematic] ビュー で高速出力インターフェイスの構築に使用した 7 シリーズ FPGA タイルの物理的リソースも検証します。
  3. 2.3
    クロック リソース
  4. 2.4
    演習 5 : クロック リソース Clocking Wizard を使用して適切な MMCM、クロック配線リソースを構築および最適化し、それらのリソースをデザインにインスタンシエートします。デザインをインプリメント後、[Schematic] ビューでハードウェア使用率を確認し、シリコン レイアウトのその他の考察事項について検証します。
  5. 2.5
    メモリ コントローラー
  6. 2.6
    専用ハードウェア
  7. 2.7
    コーディング テクニック