エンベデッド システム 開発

コースの解説

ザイリンクス FPGAは、シリコンを有効活用したアーキテクチャ リソースだけでなく、MicroBlaze™ ソフト プロセッサやハード コアの PowerPC® プロセッサにより、さらに高いレベルのシステム設計を可能にします。このコースでは、エンベデッド開発キット (EDK) を使用した、効率的なエンベデッド システム開発について学びます。ザイリンクス MicroBlaze ソフト プロセッサおよび PowerPC440 プロセッサの基本的な特長と機能については、モジュールおよび演習の両方で説明しています。また、 エンベデッド システムの開発、デバッグおよびシミュレーションに関する十分な実践的演習を行います。

レベル

中級

トレーニング期間

2 日間

参加対象

エンベデッド開発キットを使用し、ザイリンクス FPGA でPowerPC440 または MicroBlaze ソフト プロセッサ コアを活用するエンベデッド システムを設計するエンジニア

参加条件

• FPGA の設計経験
• FPGA 設計導入コースの受講、またはザイリンクス ISE® インプリメンテーション ツールについて同等の知識
• C プログラミングに関する基礎知識
• HDL モデル作成の経験

ソフトウェア ツール

• ISE Design Suite : Embedded Edition または System Edition 12.1
• Mentor Graphics ModelSim シミュレータ

ハードウェア

• アーキテクチャ : Spartan®-6、Virtex®-5、および Virtex-6 FPGA*
• デモ ボード : Spartan-3E FPGA 1600E、Spartan-6 FPGA SP605、または Virtex-5 FPGA ML507 ボード*

* このコースでは Spartan-6、Virtex-5、および Virtex-6 のアーキテクチャを中心に説明しています。演習で使用するボードやカスタマイゼーションに関する詳細は、認定トレーナー (ATP) へお問い合わせください。

このコースに参加すると、次のことができるようになります。

• EDK (エンベデッド開発キット) で使用するツールを理解する
• Base System Builder (BSB) を使用し、 MicroBlaze™ またはPowerPC® プロセッサとザイリンクスの CoreConnect バス アーキテクチャ IP を含むエンベデッド システムの設計
• Eclipse をベースとしたソフトウェア開発キット (SDK) を使用してソフトウェア アプリケーションを開発しデバッグする
• カスタム IP を作成し、Project Navigator 環境へ統合する
• バス ファンクション モデル (BFM) でカスタム ペリフェラルのシミュレーションを実行する

コース内容

1 日目

• EDK の概要
• Base System Builder (BSB)
• 演習 1: Base System Builder を使用したハードウェア構築
• SDK を使用したソフトウェア開発
• 演習 2: ソフトウェアの追加とダウンロード
• システム バス
• プロセッサの基礎
• AXI 概要
• 割り込み
• エンベデッド デザインへのハードウェアの追加
• 演習 3: ハードウェア デザインへのカスタム IP の追加

2 日目

• プロセッサ システムへのインターフェイス
• IPIC インターフェイスを使用したカスタム ペリフェラルの設計
• IPIC インターフェイスを使用したカスタム ペリフェラルの実装
• 演習 4: エンベデッド システムに対応するカスタム IP の構築 － PLB v46 バス
• バス ファンクション モデルのシミュレーション
• 演習 5: BFM シミュレーション
• エンベデッド システムへのカスタム IP の追加
• 演習 6: カスタム ペリフェラルの統合

演習の解説

• 演習 1 : Base System Builder を使用したハードウェア構築– BSB を使用して XPS プロジェクトを作成し、ターゲット ボード用の基本的なハードウェア システムを構築します。
• 演習 2 : ソフトウェアの追加とダウンロード－ SDK ツールを使用して演習 1 からの手順を完成させ、ソフトウェア BSP とサンプル アプリケーションを作成します。FPGA のコンフィギュレーションを実行し、アプリケーションをダウンロードします。
• 演習 3 : ハードウェア デザインへの IPの追加－ IP の追加方法は数多くあり、IP ライブラリで選択します。ここでは、GUI を使用して汎用 I/O モジュールを追加し、MHS ファイルから内部ブロック RAM へ直接アクセスします。
• 演習 4 : エンベデッド システムに対応するカスタム IP を構築－ Create or Import Peripheral Wizard を使用し、デザインにカスタム PLB バス ペリフェラル (LCD インターフェイス) を作成して追加します。
• 演習 5 : BFM シミュレーション－ ModelSim シミュレータを使用してバス ファンクション モデルのシミュレーションを実行し、前の演習で追加した LCD バス ペリフェラルの機能を検証します。
• 演習 6 : カスタム ペリフェラルの統合－ まとめ : プロセッサ システムへカスタム IP を追加し、ISE デザインのその他のロジックとプロセッサ サブシステムを統合します。