Zynq All Programmable SoC を使用したビデオ システムの開発

コース概要

近年、FPGA デバイスのめざましい発展(性能向上、大規模化、ローコスト化)により、従来 ASIC で行っていた複雑なシステムオンチップ (SoC) の実現をデスクトップ上で手軽に実現できるようになってきました。また、MPU 等の IP (再利用可能設計済み回路)を使用することによりハードウェア設計の深い知識がなくてもオリジナルチップを開発することが可能になってきました。

本コースでは簡単なカメラシステムを例に Aptina 社製イメージセンサーモジュールと Xilinx 社製 Zynq デバイスを搭載した AVNET 社製 FPGA ボード (Zedboard) を使用して、ビデオシステム開発の基礎と組込み MPU の活用方法について実際に演習を行いそのポイントを習得します。

また、ザイリンクス社最新統合設計環境「Vivado Design Suite」で提供される C 言語設計高位合成ツール (HLS) やブロックベースデザイン機能 (IP インテグレータ) を適用して'脱' HDL による設計効率化・'超'生産性向上開発手法も体験できます。

レベル

FPGA 2

トレーニング期間

1 日

受講対象者
  • 低コストでビデオシステムを開発しようとしている方
  • FPGA でのビデオ信号処理の実装方法基礎を知りたい方
  • C 言語設計および非 HDL 設計に興味のある方
  • FPGA に搭載された MPU を活用したい方
受講要件
  • 基本的な C 言語知識必須
  • 基本的な HDL (VHDL または Verilog) の言語知識推奨
  • FPGA の初級スキル推奨
    「FPGA 設計導入」コースの受講、または「Vivado での FPGA 設計導入」コースの受講
ソフトウェア ツール
  • Vivado Design Suite System Edition 2014.4
ハードウェア
  • アーキテクチャ : Zynq All Programmable SoC
  • デモ ボード : AVNET 社製 FPGA ボード Zedboad

* 演習で使用するボードやカスタマイズに関する詳細は、認定トレーナー (ATP) へお問い合わせください

このコースに参加すると、次のことができるようになります。
  • ビデオシステム基礎の理解ができる
  • FPGA のシステムプラットフォームとしての応用方法の理解ができる
  • 効率の良いハードウェア/ソフトウェア並行開発方法の理解ができる
コース内容
  • 1.  ビデオ信号基礎
    • 1.1  色空間体系
    • 1.2  信号タイミング
    • 1.3  物理伝送媒体

  • 2.  イメージセンサー基礎
    • 2.1  基本知識
    • 2.2  I2C 
    • 2.3  べイヤー配列 

  • 3.  開発環境概要
    • 3.1  設計ツールおよび開発ボード
    • 3.2  MPU およびペリフェラル IP コア
    • 3.3  システム構成

  • 4.  システム構築準備
    • 4.1  データフロー・ビデオパイプライン
    • 4.2  チップアーキテクチャ

  • 5.  システム構築実習
    • 5.1  ベースハードウェアの動作確認
    • 5.2  ビデオ出力処理サブシステム(カスタム IP コア)の追加
    • 5.3  イメージ入力処理サブシステム(カスタム IP コア)の追加
    • 5.4  ソフトウェアによる色補間処理の実装具現化
    • 5.5  色補間処理の高位合成ツールによるハードウェア化


本コースは、ザイリンクストレーニングパートナー アドバンスド・テクノロジー・リサーチ・ジャパン合同会社製のトレーニングコースです。

 
/csi/footer.htm