PlanAhead によるデザイン パフォーマンスの向上 導入編

コースの解説

このコースでは、PlanAhead™ ソフトウェアを使用して、デザイン パフォーマンスの向上、I/O ピンのレイアウト計画、およびインプリメンテーションについて学習します。コース内容には、ツール概要、デザイン ルール チェック (DRC) の実行、ピン割り当ての同時スイッチング ノイズ (SSN) 解析、デザイン/タイミング解析、コア作成、 PlanAhead ツールを使用した合成インプリメンテーションが含まれます。

メモ : このコースの演習は、PlanAhead ソフトウェアに含まれているチュートリアルと同じものですが、 インストラクタによる説明とデモがあります。

レベル

中級

トレーニング期間

1 日

参加対象

パフォーマンスと機能を最大限に活かすためのデザインの物理的なインプリメンテーションの解析と実行に興味を持つ FPGA 設計者、システム エンジニア

参加条件
  • FPGA 設計導入 コースを修了、 または同等の FPGA アーキテクチャおよび ISE® ソフトウェア フローの知識のある方
  • FPGA 設計実践 コースを修了 (推奨)
ソフトウェア ツール
  • Xilinx ISE Design Suite: Logic または System Edition 12
  • アーキテクチャ : Virtex®-6 FPGA*
  • デモ ボード: なし*

* 本コースでは、Virtex-6 アーキテクチャを中心に説明をします。詳細またはその他のカスタマイゼーションについては、認定トレーナに相談してください。

このコースに参加すると、次のことができるようになります。

  • PlanAhead の特長と利点を理解する
  • PlanAhead プロジェクト環境へデザインをインポートする
  • I/O ピンおよびクロック ロジックを割り当てる
  • DRC および SSN 解析を実行する
  • PlanAhead を使用して IP を統合する
  • HDL ソースをインポートして、RTL ネットリストを検討および解析する
  • 異なるインプリメンテーション ストラテジでデザインをインプリメントする
  • タイミング レポートを解析す
  • ISE Project Navigator 環境に統合された PlanAhead を活用する
  • PlanAhead を使用してフロアプランを行う
コース概要
  • PlanAhead ツールの利点と特長
  • PlanAhead のプロジェクト マネージャ
  • 演習 1:PlanAhead ツール入門
  • I/O ピン プラン
  • 演習 2: I/O ピンの割り当て
  • CORE Generator ツールの統合
  • 演習 3 :コアの統合
  • PlanAhead ツールと Project Navigator の統合
  • PlanAheadツールを使用したフロアプラン
  • PlanAhead によるデザイン パフォーマンスの向上 – 応用編 の紹介

演習の解説

メモ : 演習には、PlanAhead ソフトウェアに含まれているチュートリアルを使用します。

  • 演習 1 : PlanAhead ツールの入門 - 合成したデザインを PlahAhead にインポートし、フロアプランする手順を説明します。また、PlanAhead の環境や表示画面についても確認します。
  • 演習 2 : I/O ピンの割り当て - I/O ピンを割り当てる際の PinAhead 環境について説明します。実際に、プロジェクトの作成、I/O ポート リストのインポート/エクスポート、I/O ポートおよびインターフェイスの作成、ピン割り当てを行います。
  • 演習 3 : コアの統合 – PlanAhead に統合されている CORE Generator ツールについて説明します。コアをカスタマイズおよび統合して、IP カタログを確認し、回路図ビューアを使用して生成されたコアを表示します。

 
/csi/footer.htm