Vivado でのアドバンスド FPGA 設計

コース概要

このコースは、Vivado Design Suite およびザイリンクス ハードウェアを高度に活用する方法について紹介します。高度なスタティック タイミング解析を利用し、ソース同期インターフェイスおよびシステム同期インターフェイスのタイミング制約を適用する方法を学習します。デザイン パフォーマンスの向上を目的としてフロアプラン手法を駆使し、またプロジェクト ベース デザイン フローや非プロジェクト バッチ デザイン フローで Tcl スクリプトを使用します。

レベル

FPGA 4

トレーニング期間

1 日間

受講対象者

ザイリンクス ツールを使用して FPGA のパフォーマンスや使用率を向上させるだけでなく、生産性を加速させることも目的とした高度なトレーニングを希望するエンジニア

受講要件
  • 「FPGA 設計導入」コースの受講
  • 「Vivado での FPGA 設計実践」コースの受講
  • Verilog または VHDL の中級レベルの知識
  • ザイリンクス ツールおよび FPGA を使用した設計経験を少なくとも 6 ヶ月間有すること
ソフトウェア ツール
  • Vivado System Edition 2012.2
ハードウェア
  • アーキテクチャ: 7 シリーズ FPGA*
  • デモ ボード: なし*

* このコースでは、7 シリーズ FPGA アーキテクチャを中心に説明しています。カスタマイズなどに関する詳細は、認定トレーナー (ATP) へお問い合わせください。詳細またはその他のカスタマイゼーションについては、認定トレーナに相談してください。

このトレーニングに参加すると次のことができるようになります。

  • 製造プロセスによって異なるタイミング解析への影響を理解する
  • タイミング解析情報 (最少/最大) がどのようにタイミング レポートに反映されるかを理解する
  • タイミング レポートのオプションをカスタマイズして最適なタイミング レポートを生成する
  • 高度なタイミング レポート機能を一部利用して、遅延パスがどのようにタイミング レポートに表示されるかを管理する
  • ソース同期インターフェイスおよびシステム同期インターフェイス向けに I/O タイミング制約およびデザインの変更を適切に行う
  • タイミング レポートの解析を経て、クロックをデータ アイ中央に位置させる方法を特定する
  • Vivado IDE の最新機能 (エリア制約) を活用してデザイン パフォーマンスを向上させる
  • [Hierarchy] ビュー、[Schematic] ビュー、タイミング レポート情報を使用して、最適なエリア制約を定義する
  • プロジェクト ベース フローおよび非プロジェクト バッチ フローを使用して、カスタム タイミング レポートの合成、インプリメント、および生成を実行する
コース内容
1 日目
  • 「Vivado での FPGA 設計実践」コースの復習
  • 設計手法
  • 高度なタイミング解析
  • システム同期インターフェイスの I/O 制約
  • ソース同期インターフェイスの制約
  • 演習 1: アドバンスド I/O タイミング
  • Pblock の概要
  • フロアプランの手法
  • 演習 2 : デザイン解析およびフロアプラン
  • プロジェクト ベース デザイン フローと非プロジェクト バッチ デザイン フロー
  • プロジェクト ベース フローおよび非プロジェクト バッチ フローを使用したスクリプト記述
  • 演習 3a : プロジェクト ベース フローでのスクリプト記述
  • 演習 3b : 非プロジェクト バッチ フローでのスクリプト記述
  • 補足資料 : HDL コーディング手法
演習の解説
  • 演習 1 : 高度な I/O タイミング – ソース同期の DDR (ダブル データ レート) インターフェイス向けに I/O タイミング制約を定義します。このインターフェイスのタイミング解析を行い、ワーストケースのセットアップ/ホールド マージンにおけるクロックとデータの最適な関係を判断します。データ パス遅延を調整して最適なタイミング ソリューションを実現します。
  • 演習 2 : デザイン解析およびフロアプラン – Vivado IDE が有するインプリメンテーション前後のデザイン解析機能を紹介します。これらの機能を使用すると、デザインの潜在的な問題を早期に検出したり、代替デバイスを探したり、フロアプランしたりできます。
  • 演習 3a : プロジェクト ベース フローでのスクリプト記述 – デザイン プロセス (新規プロジェクトの作成~インプリメンテーション) 向けにプロジェクト ベース フローにおける Tcl コマンドを記述します。
  • 演習 3b : 非プロジェクト バッチ フローでのスクリプト記述 – デザイン プロセス (新規プロジェクトの作成~インプリメンテーション) 向けに非プロジェクト バッチ フローにおける Tcl コマンドを記述します。
 
/csi/footer.htm