Vivado デザイン ツール フロー

コース概要

このコースは、FPGA 設計の初心者向けに FPGA の開発サイクルの概要およびフレームワークを紹介します。ここでは、FPGA 設計をすぐに開始するためのプランニング、テクニック、ストラテジ、そして FPGA ツール フローについて学ぶことができます。フローには、システムの仕様から FPGA の詳細な仕様、合成、検証、インプリメンテーション、そしてダウンロードなどが含まれます。デザイン サイクル全体を通して使用される Vivado® Design Suite のさまざまなツールについても紹介します。

レベル

FPGA 1 / 初級

トレーニング期間

1 日

受講対象者

初めて FPGA を設計し、FPGA のデザイン サイクルや Vivado Design Suite の主要機能について学びたいデジタル回路設計者

受講要件
  • VHDL または Verilog 言語の基礎知識
  • デジタル設計の知識
推奨オンライン トレーニング
ソフトウェア ツール
  • Vivado Design または System Edition 2013.3
ハードウェア
  • アーキテクチャ: 7 シリーズ FPGA*
  • デモ ボード :Kintex®-7 FPGA KC705 ボード*

* このコースでは、7 シリーズ FPGA アーキテクチャを中心に説明しています。演習で使用するボードやカスタマイズに関する詳細は、認定トレーナー (ATP) へお問い合わせください。

このトレーニングに参加すると次のことができるようになります。

  • プロジェクト全体のプランニング プロセスを把握する
  • Vivado ツールのプロジェクト マネージャーを使用して Vivado IDE の新規プロジェクトを作成する
  • Vivado IDE デザイン フロー (プロジェクト ベースと非プロジェクト バッチ モード) を理解する
  • ファイル セット (HDL、XDC、シミュレーション) を理解する
  • I/O プランナーを使用してピンの位置を割り当てる
  • タイミング制約マネージャーを使用してクロック制約を入力する
  • HDL デザインを合成およびインプリメントする
  • レポートを用いてデザインを解析する
  • Vivado シミュレータを使用してデザインのシミュレーションを実行する
コース内容
  • 設計手法の概要
  • プロジェクト プランニング
  • Vivado IDE の概要およびプロジェクト
  • 演習 1 : Vivado IDE のプロジェクト
  • Vivado ツールのフロー
  • 演習 2 : Vivado ツールのフロー
  • I/O ピン プランニングおよびクロック制約
  • 演習 3 : I/O ピン プランニングおよびクロック制約
  • Vivado シミュレータ
  • 演習 4 : XSIM シミュレータ (VHDL または Verilog)
  • 補足資料 : 設計手法
  • 補足資料 : HDL コーディング手法
演習の解説
  • 演習 1 : Vivado IDE のプロジェクト – Vivado IDE の新規プロジェクトを作成し、プロジェクトにデザイン ファイルを追加します。さらに、Vivado IDE とそのデザイン解析機能 (回路図ビューアーおよび階層ビューアー) を試行します。
  • 演習 2 : Vivado のツール フロー – RTL 回路図ビューアーでデザインを解析し、Vivado IDE に含まれるレポート機能を活用してインプリメントしたデザインの結果を評価します。
  • 演習 3 : I/O ピン プランニングおよびクロック制約 – ピンを割り当て、Vivado IDE の制約ビューアーで基本的なタイミング制約を入力します。その後、ノイズ解析を実行し、ビットストリーム全体を評価ボードにダウンロードします。
  • 演習 4 : XSIM シミュレータ – Vivado IDE に含まれる XSIM シミュレータの機能を試行します。テストベンチに関連するデザインを確認し、簡単は RTL シミュレーションを実行します。
 
/csi/footer.htm