UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

IP インテグレーターでの AXI PCI Express MIG サブシステムの構築 (日本語吹替)

ザイリンクス Vivado IP インテグレーター (IPI) を使用して、外部 DDR メモリへ PCI Express を接続する完全なサブシステムを迅速かつ簡単に構築する方法について説明します。 このビデオでは、AXI Memory Mapped To Gen3 PCI Express コアや Memory Interface Generator コアなどを含むすべてのザイリンクス IP の設定および接続方法を示した後、デザインをコンパイルし、Virtex-7 FPGA VC709 コネクティビティ キットへロードする方法を示します。 最後に、PCI Express インターフェイスを介したホスト PC と DDR メモリ間のデータ転送をお見せします。