Versal プレミアム デバイスの、電力効率が良くネットワーク接続されたハード IP を初公開

2021 年 12 月 20 日


編集者注記: このコンテンツは、Mike Thompson (ザイリンクス、Versal プレミアム & HBM ACAP、Virtex UltraScale+ FPGA 担当シニア製品ライン マネージャー) による寄稿です。

versal-premium-chip-s

多くの業界は、今日のテクノロジやフォーム ファクターでは実現できない、より高い帯域幅を常に求めています。つまり、CPU 技術や GPU 技術がサポートできる範囲を超えた高効率で汎用性の高い演算プラットフォームが必要だということです。

Versal® プレミアム シリーズは、クラウドからコア、メトロ ネットワークに至るまで、広帯域で優れた処理能力を必要とするアプリケーションの開発に最適なデバイスです。高度に統合された Versal プレミアム シリーズでは、コネクティビティやメモリ インフラを設計する必要がなく、ユーザーは独自の中核技術や新しいアルゴリズムに集中して、タイム トゥ マーケットを最大限に短縮できます。

2021 年 4 月には、アーリー カスタマー向けに Versal プレミアム シリーズの出荷を開始し、大きな節目を迎えました。同時に、ザイリンクスは Versal プレミアム デバイスに対して、数々の徹底的な検証および特性評価を実施してきました。電源投入後、わずか数日ですべての主要ブロックを機能させることができ、とても感動しました。これで開発期間を大幅に短縮できます。通常、この状態に到達するには、数週間から数ヶ月かかると言われています。

このブログでは、OFC 2021 で紹介した主要機能について言及し、それらの機能を紹介したデモ ビデオへのリンクを提供します。

112G PAM4 トランシーバー

Versal プレミアム シリーズは、16nm Virtex® UltraScale+™ FPGA に搭載されている 58G PAM4 トランシーバーの進化版である 112G PAM4 トランシーバーと、数世代にわたり実績を積み上げてきた 32G NRZ トランシーバーを統合しています。この 112G SerDes デモでは、送信クロックと受信側のリカバリ クロックによるアイ開口が良好であることから、優れた信号品質を確認できます。

600G イーサネット コア

また、FEC (前方エラー訂正) を内蔵した 600G イーサネット コア (DCMAC) も統合しています。これらの 600G イーサネット コアは、400G から 100GE までの標準化されたすべてのレートを実行できます。そのほか、Flex Ethernet を使用する 800GE のように、400GE を超えるレートにも対応できます。100G から 10G までのレートは、ザイリンクスの 100G Multirate Ethernet MAC (MRMAC) コアで対応できます。これらのコアは高度にモジュール化されているため、物理層へのフル アクセスを可能にしながら、PMA、PCS、MAC、FEC を自由に組み合わせて実装可能です。

PCIe Gen5 統合ブロック

PCIe® 用統合ブロックは、Versal プレミアム ACAP へのデータ ハイウェイの一つであり、さまざまな機能や帯域幅ニーズに対応します。今年は PCIeGen5 CPU が登場し、ザイリンクスはさまざまなテスト装置と共に PCIe Gen5 への対応を進めてきました。このビデオでは、CPM で実現する 1 レーンあたり 32Gb/s の 8 レーン リンクを示しています。

400G 高速暗号化エンジン

多くのアプリケーションでは、ネットワーク セキュリティと高速暗号化が不可欠です。Versal プレミアム ACAP の高速暗号化 (HSC) エンジンは、非常にパワフルでありながら簡単に実装できるため、今日の暗号化ニーズに応えることができます。HSC を使用すると、最大 1.6Tb/s のラインレートで駆動する暗号化機能を簡単に実現できます。デモでは、KAT (Known Answer Test) を使用して HSC エンジンを駆動させました。HSC は単一の 400G ポートとして構成されており、このテストに合格しています。

営業に問い合わせ

Versal プレミアム シリーズは順調なプロセスを経て、現在、サンプル出荷中です。最先端アプリケーションへの導入をお考えの方は、 最寄の販売代理店へお気軽にお問い合わせください。

最高の帯域幅と演算能力を備えた次世代システムの開発をサポートできることを楽しみにしています。