20nm/16nm で一世代先をリードする価値を提供

関連情報

28/20nm プレーナおよび 16nm Fin FET+ プロセス テクノロジをベースとするザイリンクスの 製品ポートフォリオは、次の 3 つの特長から製品の拡大を図ることで、顧客が常に競合より一世代先をリードできるようサポートします。

  • ポートフォリオ: UltraScale™ アーキテクチャ採用した FPGA、3D IC、および SoC
  • 設計環境: 性能、電力、統合性を同時に最適化できる Vivado® Design Suite を利用可能
  • 生産性: インテグレーションおよびインプリメンテーションにかかる時間を大幅に短縮

UltraScale+ ファミリ: 20nm UltraScale アーキテクチャを拡張

ザイリンクスは、広範なポートフォリオの 3 つの分野において精力的なロードマップを作成し、前世代デバイスをサポートおよび強化して常に一世代先をリードできるように尽力しています。UltraScale+ ファミリの追加にあたり、ザイリンクスはプレーナと FinFET ノード間の簡単な移行を可能にする UltraScale アーキテクチャをベースに構築しました。これによって、20nm デザインを FinFET テクノロジへ移行して、1 ワット当たりの性能を向上させることができます。

system-level

図 1: ザイリンクスは、3 つすべての分野においてリーダーシップを発揮し続けます。

16nm の革新: UltraScale+ ファミリ

20nm の UltraScale アーキテクチャをベースに構築したザイリンクスの 16nm UltraScale+™ ファミリの FPGA、3D IC、および MPSoC は、新しい UltraRAM や高帯域幅メモリ (HBM)、「3D-on-3D」、マルチプロセッシング SoC (MPSoC) テクノロジを搭載し、次世代レベルの価値を提供します。また、最高レベルの性能と統合を実現するために、インターコネクト最適化テクノロジ SmartConnect も搭載されています。これらのデバイスはザイリンクスの UltraScale ポートフォリオ (現在では 20nm および 16nm プロセスでの FPGA、SoC、および 3D IC デバイス) を拡張し、TSMC 社製 16FinFET+ 3D トランジスタの恩恵を受け、1 ワット当たりの性能を飛躍的に向上させることができます。システム レベルで最適化された UltraScale+ ファミリは、前世代のプロセス テクノロジより高度なシステム統合とインテリジェンスを可能にし、最高レベルのセキュリティと安全性を提供します。

新たに拡張されたザイリンクスの UltraScale+ FPGA ポートフォリオには、ザイリンクスが市場を牽引する Kintex® UltraScale+ FPGAVirtex® UltraScale+ FPGA および 3D IC ファミリが含まれ、Zynq® UltraScale+ ファミリには業界初のプログラマブル MPSoC が含まれます。

Zynq UltraScale+ MPSoC – 2 世代目プログラマブル SoC

TSMC 社の 16nm FinFET プロセス テクノロジを採用した UltraScale+™ MPSoC アーキテクチャによって、2 世代目の Zynq UltraScale MPSoC が可能になりました。この新しいアーキテクチャでは、プロセッサを 32 ビットから 64 ビットへ拡張でき、可視化、ソフトウェアとハードウェア エンジンを組み合わせたリアルタイム制御、グラフィックス/ビデオの処理、波形/パケットの処理、次世代インターコネクトとメモリ、および最新の電力管理機能がサポートされ、さらに複数レベルのセキュリティ/セーフティ/信頼性を提供するために技術的に強化されています。これらの新しい構造的要素に Vivado® Design Suite や抽象的な設計環境を組み合わせて使用することによって、プログラミングが非常にシンプルになり、生産性が向上します。

ultrascale_mpsoc_architecture

図 2 : ザイリンクスの UltraScale MPSoC アーキテクチャは、タスクごとの最適なエンジンを提供します。

業界初「3D-on-3D」テクノロジ

最高レベルの UltraScale+ ポートフォリオでは、3D トランジスタと 3 世代目ザイリンクス 3D IC のメリットを両方享受できます。つまり、FinFET はプレーナ トランジスタよりも 1 ワット当たりの性能を非線形に向上させることが可能で、3D ID はモニリシック デバイスよりもシステム統合および 1 ワット当たりの帯域幅を非線形に向上させることが可能です。

2 世代目プログラマブル 3D IC

図 3: ザイリンクスの 3 世代目 3D IC は、ホモジニアスおよびヘテロジニアスの 2 種の構成になります。

次世代の設計環境および設計手法

ザイリンクスの 28nm ポートフォリオ向けに 0 から構築された Vivado Design Suite は、UltraScale アーキテクチャを利用することによってデザインをさらに最適化でき、優れた QoR、配線能力、リソース使用効率、および生産性を生み出すことができます。 また、ボード プランニング、デザイン生成、デザインのインプリメンテーションとクロージャ、プログラミング、ハードウェア デバッグなどすべての段階をサポートする画期的な UltraFast™ 設計手法を組み合わせることによって、予想どおりの迅速な製品開発が可能になります。

高位合成や IP 統合ツールを利用することによって、初期段階の設計プロセスの生産性は 4 倍以上向上します。階層的プランニングや解析的配置配線エンジンを利用することによって、デザイン インプリメンテーションの生産性は 4 倍以上向上し、また ECO タスクも迅速に行うことができます。

次世代設計環境

図 4: UltraFast 設計手法と Vivado Design Suite を組み合わせて利用することによって、デザインの統合とインプリメンテーションの時間を大幅に短縮できます。