プラットフォーム ソリューション

platform-solutions-bnr

ザイリンクスの All Programmable ソリューションは、集中したビデオ関数の計算を可能にすることに加えて、かつてない性能とスケーラビリティを実現する将来性を持っています。ビデオ処理の加速をサポートする基本的なプラットフォーム、手法、およびツールについて説明します。

スケーラブルなプラットフォーム
scalable-platforms

コンピューティングといえば、「アクセラレーション」、「オフロード」、「ヘテロジニアス」などの言葉をよく耳にしますが、これらは実際に何を意味するのでしょう?

従来は CPU で駆動していたある特定のタスクが、そのワークロードに特化したテクノロジーを適用することで、より効率的にタスクを実行できることを言います。「より効率的」とは、間近のジョブに特有のコンテキストとなります。

計算アクセラレーションの場合は、ナンバー クランチング アルゴリズムの向上 (10 倍、20 倍、またはそれ以上) を意味します。解析の場合は、100 分の 1 の消費電力で 10 倍以上のデータ ストリームを解析することを意味します。ビデオ アクセラレーションの場合は、1 フレーム/秒の代わりにリアルタイム (またはリアルタイムより高速) でトランスコード動作を実行し、消費電力が非常に低いことを意味します。

最適ソリューションの実装に必要な特定のヘテロジニアスな (異質) エレメント (CPU、GPU、DSP、FPGA、または新たな種類) の組み合わせは状況に応じてさまざまであり、改善目標として次に示す 1 つ以上のメリットを享受することができます。

  • 消費電力
  • 計算
  • レイテンシ
  • スケジューラビリティ
  • バンド幅
  • スループット
  • プログラマビリティ
  • リコンフィギャビリティ
  • 拡張性
  • デバイス集積度
  • ワークロード密度
  • 品質

ザイリンクスは、あらゆるユース ケース向けのヘテロジニアスな計算アクセラレーションの要求に対応できるツールおよび製品を提供しています。Vivado HLS、SDAccel、および SDSoC などの業界をリードするツールは生産性の向上をもたらし、アクセラレーションやオフロードに FPGA を使用することで、その特性である高いプログラマビリティと優れた電力効率によって、すべてのデバイスにおいて単位ワットあたり最高の性能を達成することができます。

ザイリンクス テクノロジーで開発を始める

カテゴリ

特長

ザイリンクス ソリューション

ザイリンクス製品

コスト/消費電力/性能に最適化された FPGA および SoC

Virtex UltraScale
Kintex UltraScale
Virtex UltraScale+
Kintex UltraScale+
Zynq MPSoC UltraScale+
Zynq-7000

ビデオ評価ボード

映像/画像処理用のボードとキット

ビデオ/画像処理ボード

パートナーのアクセラレーター ボード

PCIe アクセラレーション プラットフォーム

Alpha DataADM-PCIE-KU3
Alpha DataADM-PCIE-7V3

ザイリンクスのアクセラレーター ボード

ザイリンクス Kintex UltraScale FPGA KCU105 評価キット
ザイリンクス Kintex-7 FPGA KC705 評価キット

KCU105
KC705

高度な開発ツール

古くから「You need the right tool for the job」という言葉がありますが、今まさにその言葉が当てはまります。ヘテロジニアスな計算アクセラレーションは、非常に優れたツールを必要とする複雑なタスクであり、ザイリンクスはそれらを提供しています。

ザイリンクスの SDx シリーズは、計算の高速向け、特に SDAccel および SDSoC ツールにとよく適合します。OpenCL、C、および C++ に対応する SDAccel 開発環境では、1 ワットあたり最大 25 倍の性能を達成でき、SDSoC 開発環境は非常にシンプルに改良された ASSP と同様の C/C++ プログラミング環境を提供します。

さらに、Vivado HLS を使用することで、C、C++、および System C で記述した仕様をザイリンクスの All Programmable デバイスへ直接統合できるため、IP の生成を迅速に行うことができます。

ザイリンクス ツールで開発を始める

機能

ツール

C/C++/OpenCL 環境

SDAccel

ソフトウェアおよびシステム設計環境

SDSoC

SoC 対応 FPGA 設計環境

Vivado® Design Suite

Vivado HLS を使用して C ベースのビデオ アルゴリズムを迅速に開発

Vivado HLS