UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

医療施設用除細動器および自動体外式
除細動器 (AED)

高性能マルチプロセッシングシステムを統合した、
早い応答時間と信頼性を利用して命救除細動器を実現

概要

AED は、マルチパラメーター患者モニターの心電図 (ECG) として考えることができ、救命処置を施すことができます。ECG は人体の所定位置に取り付けられた電極を介して心電図信号を監視します。これらの信号の振幅は数ミリボルト程度であり、バックグラウンドのノイズと区別するのは困難ですが、人の QRS 群を正確に判断するために使用できます。

QRS 群は、医師が不整脈や心房細動、心室細動など、さまざまな心臓の状態を診断する際に一般的に使用されているものです。AED は同じ QRS 群によって処置を判断します。つまり、心臓に電気ショックを与えて再び動かし、正しいリズムに戻します。

信頼性、シンプルな HMI、精度、高速起動、電力管理、およびセキュリティは、AED に必要な要件の一部に過ぎません。このようなシステムには、複数のパラメーターを瞬時に取得、処理、分析する優れた処理能力を備える必要があり、その上で、誰でも使えるシンプルで安全な HMI が求められています。

一般的な AED の基本アーキテクチャには、SVGA 解像度の内蔵ディスプレイとタッチスクリーンの HMI があり、その他にトレーニングや関連ビデオを表示するために外部ディスプレイを接続する端子を備えている場合もあります。最新の AED は、有線および無線でネットワーク接続される傾向があります。


デザイン例

ここでは、インターネットに接続されたスマートな高性能低電力 AED を構築するための概要ブロック図を示します。ワットあたりの性能や BOM コスト要件に応じて最適に構成されたファブリックを備えたデュアルコア/クワッドコアの Zynq UltraScale+ MPSoC を利用しています。ローエンドの AED を構築する場合は、アーキテクチャ要件に応じて Zynq-7000 デバイスの利用も可能です。

この除細動器は高性能で、バックエンドでネットワークに接続できます。着用型 (ベストのような) のスマートな除細動器/モニター装置を構築する場合は、データをクラウド (ハイブリッドまたはプライベート) へ安全に送信して分析および格納できます。また、ローカルおよびネットワークの高解像度ディスプレイにも対応可能です。

UltraScale および UltraScale+ アーキテクチャの Zynq ファミリの SoC/FPGA デバイスに搭載されているプロセッシング システムは非常にパワフルで、現在提供されているすべての ASSP デバイスに勝るとも劣りません。複雑な要件にはハイパーバイザーを使用して、制御プレーン、モニタリング、診断、および解析などさまざまなタスクにゲスト OS バージョンで動作する Linux で対応できます。リアルタイム タスクには、QNX、VxWorks、Micrium、ThreadX などのサポートされている多くの RTOS を使用できます。

Zynq UltraScale+ ベースで医療機器のアーキテクチャを構築する利点を次に示します。

  • リアルタイムの信号処理
  • TMR 機能による安全対策により、低リスクと高信頼性を確保
  • 柔軟でカスタマイズ可能な I/O により、すべてのセンサー タイプに対応
    • シンプルなセンサーとダイレクト アナログ センサー接続機能には、機能強化されたデジタル フィルタリング機能、低レイテンシ センサー モニタリング機能、および FPGA ファブリックへの高速パラレル デジタル インターフェイスを備えている xADC 統合ブロックを利用
  • FPGA ファブリックを使用して最重要イベントをリアルタイムに処理 (プロセッサの待ち時間なし)
  • グラフィックス表示の要件に対応し、同じコンテンツまたは異なるコンテンツを複数のディスプレイにシームレスに表示
  • パワフルなエンベデッド プロセッサを組み合わることで負荷の多いタスクを処理し、必要に応じて FPGA へオフロード可能
資料
このページをブックマークに追加