IQ スイッチングの概念実証

高密度化、CRAM 動作、カバー範囲向上を目的とするスモール セル配備などワイヤレス環境の進化に伴い、フロントホールのリンクは帯域幅 (BW) やヘテロジニアス ネットワークへの対応など、さまざまな課題を抱えるようになりました。ザイリンクスは、ベースバンド プロセッシング ユニット (IQ スイッチング) による多数の RRH (リモート ラジオ ヘッド) やデイジーチェーンまたは相互接続された少数の RRH を可能にする軽量イーサネット スイッチ、さらには追加ファイバーやその他の技術を使用せずにフロントホール帯域幅を増加させることが可能な IQ Compression など、スイッチング ニーズに対応するソリューションを提供しています。

POC (概念実証) の概要

この PoC デザインは、CPRI ベースのワイヤレス システムで使用するための 16 ポート (8x8) IQ Switch を提供します。スイッチは、4x4 アレイとして実装され、ダブルクロックで 8 Ingress ポートと 8 Egress ポートを提供します。8x8 スイッチの 2 つのインスタンスが完全なアップリンク/ダウンリンクを提供し、any-port-to-any-port システムが可能になります。

主な特長

  • 8 つの Ingress/Egress ポート
  • 任意の Ingress ポートを任意の Egress ポートへ配線可能
  • 最大 CPRI Rate 8 (10.137Gps) で動作
  • 32 ビットの Ingress および Egress ポート データ幅
  • スイッチは、最大 614.4MHz (2x CPRI Rate 8 周波数) で動作して 8x8 スイッチを実現しますが、ロジック使用量を削減するために内部には 4x4 スイッチを実装
  • 1 つの内部ポートで最大 256 タイム スロットをサポートし、 CPRI Rate 8 (1 基本フレーム = Line Rate 8 で 80 タイム スロット) を超えるレートに対応
  • データ/ルーティングテーブルのダブル バンキングにより、ルーティングのリアルタイム調整が可能
  • 入力から出力までの遅延が決定論的
  • スイッチ配線のコンフィギュレーションは AXI-Lite インターフェイスを介してマイクロプロセッサで制御
  • UltraScale デバイスをサポート

アプリケーション

IQ スイッチは、ワイヤレス システムをターゲットとし、ベースバンド ユニット、無線ユニット、または C-RAN アグリゲーターで使用するために拡張性を備えたアーキテクチャを使用しています。図 1 に、アプリケーションの簡略図を示します。

図 1 - IQ スイッチを使用したワイヤレス システムの簡略図
図 1 - IQ スイッチを使用したワイヤレス システムの簡略図

アーキテクチャ

IQ スイッチを使用することで、任意の Ingress タイムスロット信号を任意の Egress ポート タイムスロットへ送信できます。Ingress タイムスロット信号は、複数の Egress ポートへ送信することも可能です (マルチキャスト/ブロードキャスト)。この場合、スイッチング ファブリックは、デュアル ポート メモリとして構成された 2D アレイの BRAM として実装されます。Ingress データ フレームは、各列のそれぞれの BRAM で複製されるため、すべての Egress ポートがフレーム内の任意の IQ サンプルへアクセスできます。付加的な BRAM を使用することで、フレーム内の任意のタイムスロットからのデータを任意の Egress ポートのタイムスロットへ転送できるようになります。追加ブロックでは、スキュー調整やタイミングの同期化を行います。

図 2 - IQ スイッチのアーキテクチャ
図 2 - IQ スイッチのアーキテクチャ

リソース使用率

各コンフィギュレーションのリソース使用量は次のとおりです。

コンフィギュレーション RAMB18 LUT
16 ポート (8x8)}
28 1000
32 ポート (16x16) 88 4000

ご利用について

IQ スイッチは、IQ スイッチのラウンジ ページでパッケージとして提供されています。パッケージ内容は次のとおりです。

  • 8x8 ポートとして設定された IQ Switch
  • Vivado を使用してデザインを実装するためのサンプル デザインとスクリプト
  • テスト ベンチとシミュレーション スクリプト

検証

IQ スイッチは、UVM メソドロジーを使用して検証されています。