Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        通过错误注入实现 UltraScale+ SEU 解决方案集成测试

        了解如何使用 SEM IP 将各种错误注入您的设计，然后看看它们是否得到纠正。本视频不仅将介绍如何将单个及多个比特错误注入命令发送给配置 RAM，而且还将介绍如何使用有意义的测试情景。

        Related Videos

        面向 PCI Express 的 DMA

        本视频主要介绍创建一款 PCI Express 解决方案的过程，该解决方案使用 PCI Express IP 子系统的全新 2016.1 DMA。 本视频的第一部分回顾了 PCI Express 系统中 DMA 的基本功能。 下一步，将介绍 PCI Express 子系统特性的全新 DMA。 最后，创建使用该全新 DMA IP 的 IPI 设计，而且这一设计可部署在硬件中，通过 Linux 软件驱动程序和应用执行 PCIe 链路上的流量。

        Xilinx 25G 互连: Kintex、Virtex 和 Zynq UltraScale+ 器件

        以 19Gb/s ~ 32Gb/s 运行的互连宽度正在迅速扩展。了解 Xilinx UltraScale +™ FPGA 和 MPSoC 如何直接使用这些互连，以及 KCU116 和 VCU118 评估套件如何启动基于收发器的设计.

        UltraScale architecture for the industry’s best utilization

        The UltraScale architecture, along with the Vivado Design Suite, introduce many innovations over traditional FPGA architectures that increase performance and reduce power consumption.

        DFX 培训系列课程 - 高级布局规划（中文字幕）

        本视频解读 DFX 布局规划基本信息视频，介绍了扩展布线区域的使用。这项 Vivado 功能面向 UltraScale 和 Ultrascale+ 器件，可改善 DFX 设计结果，设计人员创建其布局规划时应考量如何运用此功能。

        DFX 培训系列课程 - 布局规划（中文字幕）

        本视频围绕 UltraScale 和 UltraScale+ 架构，回顾了 DFX 布局规划基本信息；并提供了通过创建更优化的布局规划来改善设计结果的策略和技巧。