SDAccel アプリケーションの実行モデル

SDAccel™ 環境では、FPGA ベースのソフトウェアアクセラレーションプラットフォームを簡単に開発できます。次の図に、SDAccel の一般的な構造を示します。

カスタムアプリケーションはホスト x86 サーバーで実行され、OpenCL™ API 呼び出しを使用して FPGA アクセラレータと通信します。これらの通信は、SDAccel ランタイムで管理されます。アプリケーションは OpenCL を使用して C/C++ で記述されます。カスタムカーネルは、ホストアプリケーションとアクセラレータ間の通信を管理する SDAccel ランタイムを介して、ザイリンクス FPGA 内で実行されます。ホスト x86 マシンと SDAccel アクセラレータ間の通信には PCIe® バスが使用されます。

SDAccel ハードウェアプラットフォームには、グローバルメモリバンクが含まれます。ホストマシンとカーネルの間のデータ転送は、これらのグローバルメモリバンクを介して実行されます。FPGA 上で実行されるカーネルには、1 つまたは複数のメモリインターフェイスを含めることができます。メモリバンクからこれらのメモリインターフェイスへの接続はプログラム可能であり、コンパイラのリンクオプションにより決定されます。

SDAccel 実行モデルでは、次が実行されます。

ホストアプリケーションが PCIe を介して、カーネルで必要とされるデータを SDAccel ハードウェアプラットフォームのグローバルメモリに書き込みます。
ホストがカーネルをその入力パラメーターを使用してプログラムします。
ホストアプリケーションが FPGA のカーネル関数の実行をトリガーします。
カーネルが必要な計算、グローバルメモリからのデータの読み出しおよび書き込みを必要に応じて実行します。
カーネルがメモリバンクにデータを書き込み、ホストにタスクが終了したことを通知します。
ホストアプリケーションがグローバルメモリからホストメモリ空間にデータを読み出して、必要に応じて処理を続けます。

FPGA には一度に複数のカーネルインスタンス (別のカーネルタイプまたは同じカーネルの複数のインスタンス) を含めることができます。ホストアプリケーションと FPGA のカーネル間の通信は、SDAccel OpenCL ランタイムで管理されます。カーネルのインスタンス数は変数で、ホストプログラムおよびコンパイルオプションにより決定されます。