Vitis HLS での C/RTL 協調シミュレーション

C/RTL 協調シミュレーションを使用して RTL デザインを検証するには、次の条件のうち少なくとも 1 つが満たされている必要があります。

• 最上位関数が ap_ctrl_chain または ap_ctrl_hs ブロック レベル インターフェイスを使用して合成されている。
• デザインが純粋に組み合わせである。
• 最上位関数の開始間隔 (II) が 1 である。
• すべてのインターフェイスが、axis または ap_hs インターフェイス モードでインプリメントされるストリーミングの配列である。
  注記: hls::stream 変数は自動的に ap_fifo インターフェイスとしてインプリメントされます。ap_hs インターフェイスは Vitis カーネル フローではサポートされません。

これらの条件の少なくとも 1 つでも満たされない場合、次のメッセージが表示されて C/RTL 協調シミュレーションが停止します。

@E [SIM-345] Cosim only supports the following 'ap_ctrl_none' designs: (1) 
combinational designs; (2) pipelined design with task interval of 1; (3) designs with 
array streaming or hls_stream ports.
@E [SIM-4] *** C/RTL co-simulation finished: FAIL ***

最上位関数引数が AXI4-Lite インターフェイスとして指定されている場合、関数の戻り値も AXI4-Lite インターフェイスとして指定する必要があります。

C/RTL 協調シミュレーションでは、DATAFLOW および DEPENDENCE 指示子が自動的に検証されます。

DATAFLOW 指示子を使用してタスクをパイプライン処理すると、タスク間のデータフローを円滑にするため、タスク間にチャネルが挿入されます。通常チャネルは FIFO を使用してインプリメントされ、FIFO の深さは STREAM 指示子または config_dataflow コマンドで指定されます。FIFO の深さが小さすぎると、RTL シミュレーションが停止することがあります。たとえば、FIFO の深さ 2 に指定されている場合、コンシューマー タスクでデータ値が読み出される前にプロデューサー タスクが 3 つの値を書き込むと、FIFO がプロデューサーをブロックします。協調シミュレーションのデッドロック ビューアー に説明されているように、状況によってはこれによりデザイン全体が停止することがあります。

この場合、C/RTL 協調シミュレーションにより、DATAFLOW 領域のチャネルにより RTL シミュレーションが停止したことを示すメッセージが表示されます。

//////////////////////////////////////////////////////////////////////////////
// ERROR!!! DEADLOCK DETECTED at 1292000 ns! SIMULATION WILL BE STOPPED! //
//////////////////////////////////////////////////////////////////////////////
/////////////////////////
// Dependence cycle 1:
// (1): Process: hls_fft_1kxburst.fft_rank_rad2_nr_man_9_U0
//      Channel: hls_fft_1kxburst.stage_chan_in1_0_V_s_U, FULL
//      Channel: hls_fft_1kxburst.stage_chan_in1_1_V_s_U, FULL
//      Channel: hls_fft_1kxburst.stage_chan_in1_0_V_1_U, FULL
//      Channel: hls_fft_1kxburst.stage_chan_in1_1_V_1_U, FULL
// (2): Process: hls_fft_1kxburst.fft_rank_rad2_nr_man_6_U0
//      Channel: hls_fft_1kxburst.stage_chan_in1_2_V_s_U, EMPTY
//      Channel: hls_fft_1kxburst.stage_chan_in1_2_V_1_U, EMPTY
/////////////////////////////////
// Total 1 cycles detected!
/////////////////////////////////////////////////////////////

協調シミュレーション後に [Dataflow] ビューで関連するプロセスが赤で表示され、問題が示されます。この場合、タスク間のチャネルのインプリメンテーションを確認し、FIFO が生成されるデータを保持できるのに十分な大きさであることを確認してください。

同様に、RTL テストベンチでも、DEPENDENCE 指示子を使用して指定された偽依存を自動的に確認するよう設定されています。協調シミュレーションの警告メッセージは、偽依存ではなく、機能的に有効なデザインを達成するために対応する指示子を削除する必要があることを示します。

Vivado IP モードでは、自動 RTL 検証でインターフェイス上の配列または構造体内の配列に複数の変換を実行する状況はサポートされません。

自動検証が実行されるようにするには、関数インターフェイスの配列、または関数インターフェイスの構造体内の配列で次の最適化のいずれか 1 つのみを使用する必要があります。

• 同じサイズの配列の垂直マップ
• 再形成
• 分割 (配列の次元 1 に対して)

RTL 自動検証では、最上位関数インターフェイスで使用される次の最適化はサポートされません。

• 水平マップ。
• 異なるサイズの配列の垂直マップ。
• レジスタ スライスをイネーブルにした AXI の条件付きアクセス。
• 配列のストリームへのマップ。

デザインを浮動小数点コアを使用してインプリメントする場合、RTL シミュレータでその浮動小数点コアのビット精度モデルを使用できるようにしておく必要があります。これは、RTL シミュレーションを Vivado ロジック シミュレータで実行すると自動的に設定されます。ただし、サポートされるサードパーティの HDL シミュレータの場合、ザイリンクス浮動小数点ライブラリをあらかじめコンパイルし、シミュレータのライブラリに追加する必要があります。

たとえば、次は VCS シミュレータで使用できるようにザイリンクス浮動小数点ライブラリ (Verilog) をコンパイルする手順を示しています。

1. Vivado IDE を開いて、[Tcl Console] ウィンドウに次のコマンドを入力します。

   compile_simlib -simulator vcs_mx -family all -language verilog

2. このコマンドにより、現在のディレクトリに浮動小数点ライブラリが作成されます。
3. ディレクトリ名については Vivado のコンソール ウィンドウを参照してください (例: ./rev3_1)。

cosim_design -tool vcs -compiled_library_dir <path_to_library>/rev3_1

RTL 波形データを表示するには、[Co-simulation] ダイアログ ボックスで次を実行する必要があります。

• RTL シミュレータに Vivado XSim を選択します。
• Dump Trace に port または all を選択します。

Vivado XSim が開き、RTL デザインのすべてのプロセスが表示されます。HLS デザイン内でアクティビティ プロセスを可視化すると、プロセス アクティビティおよび最上位モジュールの各アクティビティ内の長さの詳細なプロファイリングが可能になります。これにより、個別プロセスのパフォーマンスだけでなく、それぞれのプロセスの全体的な並行処理実行を解析しやすくなります。実行全体を占めるプロセスの方がパフォーマンスを改善する可能性が高く、プロセス実行時間を削減できます。

2 つのセクションに分割されます。

• HLS プロセスのサマリには、すべてのプロセスのアクティビティ レポートの階層表示が含まれます。

  [DUT name]

  <name>

  [Function]

  <function name>

• データフロー解析には、データフロー領域内のタスクに関する詳細なアクティビティ情報が含まれます。

  [DUT name]

  <name>

  [Function]

  <function name>

  [Dataflow/Pipeline Activity]

  データフロー プロセスとしてインプリメントされる場合に並列実行される関数の数を示します。

  [Active Iterations]

  現在のアクティブなデータフローのイテレーションを示します。行数は現在の実行を表示するため動的に増加します。

  [StallNoContinue]

  データフロー プロセスで出力のストールがあるかどうかを示すストール信号です。関数は完了しますが、隣接するデータフロー プロセスからの続行信号は受信していません。

  [RTL Signals]

  データフロー プロセスのトランザクション ビューを解釈するのに使用される RTL 制御信号です。

次の表に示す環境設定を確認してください。

次の表に示す最適化指示子を確認してください。

次の表に示す C テストベンチおよび C ソース コードを確認してください。