Vitis コンパイラ コマンド

--advanced.param

--advanced.param <param_name>=<param_value>

次の表に示すアドバンス パラメーターを指定します。

--advanced.prop

--advanced.prop <arg>

カーネル コンパイルのアドバンス カーネルまたはソリューション プロパティを指定します。<arg> には、次の表にリストされている値のいずれかを指定します。

--advanced.misc

--advanced.misc <arg>

カーネル コンパイルのアドバンス ツール指示子を指定します。

--clock.defaultFreqHz

--clock.defaultFreqHz <arg>

すべてのカーネルに使用するデフォルト クロック周波数を MHz で指定します。デフォルトのプラットフォーム クロックよりも優先され、クロックに指定のクロック周波数をデフォルトで割り当てます。<arg> には、クロック周波数を MHz 単位で指定します。

次に例を示します。

v++ --link --clock.defaultFreqHz 300000000

[clock]
defaultFreqHz=300000000

--clock.defaultId

--clock.defaultId <arg>

次に例を示します。

v++ --link --clock.defaultId 1

[clock]
defaultId=1

--clock.defaultTolerance

--clock.defaultTolerance <arg>

デフォルトのクロック耐性を値、またはデフォルトのクロック周波数のパーセントで指定します。clock.defaultFreqHz を指定する際に、値またはパーセントのいずれかで耐性を指定することもできます。この場合、その耐性を反映するためにタイミング制約もアップデートされます。

耐性の値 <arg> は、clock.defaultFreqHz ± 整数、またはデフォルトのクロック周波数のパーセント (10 進数値) で指定できます。

次に例を示します。

v++ --link --clock.defaultFreqHz 300000000 --clock.defaultTolerance 0.10

[clock]
defaultTolerance=0.10

--clock.freqHz

--clock.freqHz <arg>

クロック周波数を Hz で指定し、関連付けられている計算ユニット (CU) のリストおよびオプションで CU の特定のクロック ピンに割り当てます。<arg> は <frequency_in_Hz>:<cu_0>[.<clk_pin_0>][,<cu_n>[.<clk_pin_n>]] のように指定します。

• <frequency_in_Hz>: クロック周波数を MHz で指定します。
• <cu_0>[.<clk_pin_0>][,<cu_n>[.<clk_pin_n>]]: 指定した周波数を、指定した CU またはオプションで CU の指定したクロック ピンに割り当てます。

v++ --link --clock.freqHz 300000000:vadd_1,vadd_3

[clock]
freqHz=300000000:vadd_1,vadd_3

--clock.id

--clock.id <arg>

ターゲット プラットフォームで使用可能なクロック ID を指定し、関連付けられている計算ユニット (CU) のリストおよびオプションで CU の特定のクロック ピンに割り当てます。<arg> は <reference_ID>:<cu_0>[.<clk_pin_0>][,<cu_n>[.<clk_pin_n>]] のように指定します。

• <reference_ID>: ターゲット プラットフォームで使用するクロック ID を定義します。
  ヒント: ターゲット プラットフォームで使用可能なクロック ID は、platforminfo ユーティリティを使用すると確認できます (platforminfo ユーティリティ を参照)。
• <cu_0>[.<clk_pin_0>][,<cu_n>[.<clk_pin_n>]]: 指定した周波数を、指定した CU またはオプションで CU の指定したクロック ピンに割り当てます。

次に例を示します。

v++ --link --clock.id 1:vadd_1,vadd_3

[clock]
id=1:vadd_1,vadd_3

--clock.tolerance

--clock.tolerance <arg>

クロック耐性を値、またはデフォルトのクロック周波数のパーセントで指定します。--clock.freqHz を指定する際に、値またはパーセントのいずれかで耐性を指定することもできます。この場合、その耐性を反映するためにタイミング制約もアップデートされます。<arg>: <tolerance>:<cu_0>[.<clk_pin_0>][,<cu_n>[.<clk_pin_n>]] のように指定します。

• <tolerance>: clock.freqHz ± 整数、またはデフォルトのクロック周波数のパーセント (10 進数値) で指定できます。
• <cu_0>[.<clk_pin_0>][,<cu_n>[.<clk_pin_n>]]: 定義したクロック耐性を特定の CU に適用します。オプションで、CU の指定したクロック ピンに適用することもできます。

次に例を示します。

v++ --link --clock.tolerance 0.10:vadd_1,vadd_3 

[clock]
tolerance=0.10:vadd_1,vadd_3

--connectivity.nk

--connectivity.nk <arg>

<arg> は <kernel_name>:#:<cu_name1>.<cu_name2>...<cu_name#> のように指定します。

これで、リンク プロセスで生成された FPGA バイナリ (.xclbin) ファイルで指定されているカーネル (kernel_name) に、指定した数の CU (#) がインスタンシエートされます。cu_name はオプションです。cu_name を指定しない場合、カーネルのインスタンス名は 1 つ目が kernel_name_1、2 つ目が kernel_name_2 のようになります。デフォルトでは、Vitis コンパイラで各カーネルごとに計算ユニット 1 つがインスタンシエートされます。

次に例を示します。

v++ --link --connectivity.nk vadd:3:vadd_A.vadd_B.vadd_C

[connectivity]
nk=vadd:3:vadd_A.vadd_B.vadd_C

--connectivity.slr

--connectivity.slr <arg>

CU をデバイス上の特定の SLR に割り当てます。このオプションは、SLR に割り当てられる各カーネルまたは CU ごとに指定する必要があります。

有効な値は、次のとおりです。

<cu_name>:<SLR_NUM>

説明:

• <cu_name>: --connectivity.nk オプションで指定した計算ユニットの名前です。別の名前を指定しない場合、これは通常 <kernel_name>_1 になります。
• <SLR_NUM>: CU を割り当てる SLR 番号です。SLR0、SLR1 などです。

たとえば、CU vadd_2 を SLR2、CU fft_1 を SLR1 に割り当てるには、次を使用します。

v++ --link --connectivity.slr vadd_2:SLR2 --connectivity.slr fft_1:SLR1

[connectivity]
slr=vadd_2:SLR2
slr=fft_1:SLR1

--connectivity.sp

--connectivity.sp <arg>

カーネル インターフェイスのプラットフォーム内のシステム ポートへの割り当てを指定します。このオプションは、主にカーネル ポートを特定のメモリ リソースへの割り当てる際に使用されます。カーネルの各インターフェイスを特定のメモリ リソースにマップするには、--connectivity.sp オプションを個別に指定する必要があります。--connectivity.sp オプションを使用してメモリ リソースに明示的にマップされていないカーネル インターフェイスは、ビルド プロセス中に自動的に使用可能なメモリ リソースに接続されます。

有効な値は、次のとおりです。

<cu_name>.<kernel_interface_name>:<sptag[min:max]>

説明:

• <cu_name>: --connectivity.nk オプションで指定した計算ユニットの名前です。別の名前を指定しない場合、これは通常 <kernel_name>_1 になります。
• <kernel_interface_name>: カーネルの関数引数または計算ユニット ポートの名前です。
• <sptag>: ターゲット プラットフォームからのメモリ コントローラー インターフェイス名など、システム ポート タグを示します。有効な <sptag> 名は、DDR、PLRAM、および HBM などです。
• [min:max] で、DDR[0:2] のようなメモリ範囲の使用をイネーブルにします。DDR[2] のように、インデックスを 1 つだけ指定することもできます。

次の例では、VADD カーネルの指定した CU の入力引数 (A) を DDR[0:3B] に、入力引数 (B) を HBM[0:31] にマップし、出力引数 (C) を PLRAM[2] に書き込みます。

v++ --link --connectivity.sp vadd_1.A:DDR[0:3] --connectivity.sp vadd_1.B:HBM[0:31] \
--connectivity.sp vadd_1.C:PLRAM[2]

[connectivity]
sp=vadd_1.A:DDR[0:3]
sp=vadd_1.B:HBM[0:31]
sp=vadd_1.C:PLRAM[2]

--connectivity.sc

--connectivity.sc <arg>

2 つの計算ユニット間に AXI4-Stream インターフェイスを介したストリーミング接続を作成します。ストリーミング インターフェイス接続ごとに個別の --connectivity.sc オプションを指定してください。接続は、最初のカーネルのストリーミング出力ポートから 2 つ目のカーネルのストリーミング入力ポートの順になります。有効な値は、次のとおりです。

<cu_name>.<streaming_output_port>:<cu_name>.<streaming_input_port>[:<fifo_depth>]

説明:

• <cu_name>: --connectivity.nk オプションで指定した計算ユニットの名前です。別の名前を指定しない場合、これは通常 <kernel_name>_1 になります。
• <streaming_output_port>/<streaming_input_port>: AXI4-Stream として宣言された計算ユニット ポートの関数引数です。
• [:<fifo_depth>]: 2 つのストリーミング ポート間に指定した深さの FIFO を挿入して、ストールが発生しないようにします。値は整数で指定します。

たとえば、計算ユニット mem_read_1 の AXI4-Stream ポート s_out を計算ユニット increment_1 の AXI4-Stream ポート s_in に接続するには、次を使用します。

--connectivity.sc mem_read_1.s_out:increment_1.s_in

[connectivity]
sc=mem_read_1.s_out:increment_1.s_in

オプションの <fifo_depth> 値を含めると、v++ リンカーで 2 つのカーネル間に FIFO が追加され、ストールが発生しないようにできます。指定すると、デバイスからの BRAM リソースが使用されますが、FIFO を含めるように HLS カーネルをアップデートする必要はありません。接続に 2 つの異なるクロックが使用されたり、バス幅が異なっている場合は、Clock Converter (CDC) や Datawidth Converter (DWC) IP もインスタンシエートされます。

--debug.chipscope

--debug.chipscope <cu_name>[:<interface_name>]

デザイン内の指定された CU に System Integrated Logic Analyzer デバッグコアを追加します。

たとえば、次のコマンドは、vadd_1 CU に ILA コアを追加します。

v++ --link --debug.chipscope vadd_1

--debug.list_ports

現在のデザインの有効な計算ユニットとポートの組み合わせのリストを表示します。この情報は、--debug コマンド用にコマンド ラインやコンフィギュレーション ファイルを作成するのに役立ちます。

このオプションはリンク中に指定する必要がありますが、リンク プロセスは実行されません。次の例は、コマンド ラインに必要な要素を示しており、指定したカーネルをリストされたプラットフォームにリンクする場合に使用可能なポートを返しています。

v++ --platform <platform> --link --debug.list_ports <kernel.xo>

--debug.protocol

--debug.protocol all|<cu_name>[:<interface_name>]

デザインに AXI Protocol Checker デバッグ コアを追加します。これは all キーワードで指定できます。また、<cu_name> およびオプションの <interface_name> を使用すると、プロトコル チェッカーを指定の CU およびインターフェイスに追加することもできます。

次に例を示します。

v++ --link --debug.protocol all

--hls.clock

--hls.clock <arg>

Vitis HLS でカーネルをコンパイルする周波数を Hz で指定します。

<arg> は <frequency_in_Hz>:<cu_name1>,<cu_name2>,..,<cu_nameN> のように指定します。

• <frequency_in_Hz>: カーネル周波数を MHz で指定します。
• <cu_name1>,<cu_name2>,...: リストされているカーネルまたはカーネル インスタンス (CU) を指定のターゲット周波数でコンパイルします。

次に例を示します。

v++ -c --hls.clock 300000000:mmult,mmadd --hls.clock 100000000:fifo_1

[hls]
clock=300000000:mmult,mmadd
clock=100000000:fifo_1

--hls.export_project

--hls.export_project

HLS プロジェクト設定スクリプトをエクスポートしたディレクトリを指定します。

次に例を示します。

v++ --hls.export_project ./hls_export

[hls]
export_project=./hls_export

--hls.jobs

--hls.jobs <arg>

HLS の実行を起動するジョブ数を指定します。

このオプションでは、Vitis HLS が RTL カーネル コードを合成するするのに使用する並列ジョブの数を指定します。ジョブ数を増やすと、より多くのプロセスを並列に処理して短時間で完了できるようになります。

次に例を示します。

v++ --hls.jobs 4

[hls]
jobs=4

--hls.lsf

--hls.lsf <arg>

HLS 実行のために LSF にジョブを送信する bsub コマンドを指定します。

bsub コマンド ラインを LSF クラスターに渡す文字列として指定します。Vitis HLS 合成に IBM Platform Load Sharing Facility (LSF) を使用する場合に必要なオプションです。

次に例を示します。

v++ --compile --hls.lsf '{bsub -R \"select[type=X86_64]\" -N -q medium}'

[hls]
lsf='{bsub...

--hls.post_tcl

--hls.post_tcl <arg>

csynth_design の後に読み込む vitis_hls の Tcl コマンドを含む Tcl ファイルを指定します。

次に例を示します。

v++ --hls.post_tcl ./runPost.tcl

[hls]
post_tcl=./runPost.tcl

--hls.pre_tcl

--hls.pre_tcl <arg>

csynth_design を実行する前に読み込む vitis_hls の Tcl コマンドを含む Tcl ファイルを指定します。

次に例を示します。

v++ --hls.pre_tcl ./runPre.tcl

config_interface -m_axi_auto_max_ports=1
config_interface -m_axi_max_bitwidth 512

[hls]
pre_tcl=./runPre.tcl

--linkhook.custom

--linkhook.custom <step name, path to script file>

ビルド プロセスの定義した時点で実行する Tcl スクリプトを指定します。スクリプトへのパスは、絶対パスまたはビルド ディレクトリへの相対パスで指定できます。

たとえば、次のコマンドは、ビルドの Syslink ステップ前に、指定した Tcl スクリプトを実行します。

v++ -l --linkhook.custom preSysLink,./runScript.tcl

-linkhook.do_first

--linkhook.do_first <step name, path to script file>

指定した段階名の前に実行する Tcl スクリプトを指定します。スクリプトへのパスは、絶対パスまたはビルド ディレクトリへの相対パスで指定できます。

たとえば、次のコマンドは、ビルドの place_design 段階前に、指定した Tcl スクリプトを実行します。

v++ -l --linkhook.do_first vpl.impl.place_design,runScript.tcl

-linkhook.do_last

--linkhook.do_last <step name, path to script file>

指定した段階が終了した直後に実行する Tcl スクリプトを指定します。スクリプトへのパスは、絶対パスまたはビルド ディレクトリへの相対パスで指定できます。

たとえば、次のコマンドは、ビルドの place_design 段階前に、指定した Tcl スクリプトを実行します。

v++ -l --linkhook.do_last vpl.impl.place_design,runScript.tcl

-linkhook.list_steps

--linkhook.list_steps

指定したターゲットのスクリプト フックをサポートするデフォルトおよびオプションのビルド段階をリストします。このコマンドでは、--target および --link オプションを指定する必要があります。

次に例を示します。

v++ --target hw -l --linkhook.list_steps

このコマンドは、ビルド プロセス中に常にイネーブルになっているデフォルトの段階と、必要に応じてイネーブルにできるオプションの段階の両方を返します。オプションの段階をイネーブルにする方法は、Vivado 合成およびインプリメンテーション結果の管理 を参照してください。

概要

v++ --package または -p ステップでは、v++ コンパイルおよびリンク ビルド プロセスの終わりで最終的な出力がパッケージされます。これは、Versal デバイス、AI エンジン、Zynq デバイスを含むすべてのエンベデッド プラットフォームで必須のステップです。

--package には、次のようなオプションがあります。

--package.aie_debug_port

--package.aie_debug_port <arg>

<arg>: Versal AI エンジン コアをデバッグするデバッガーから入ってくる接続をエミュレーターがリッスンする TCP ポートを指定します。

次に例を示します。

v++ -l --package.aie_debug_port 1440 

--package.bl31_elf

--package.bl31_elf <arg>

<arg>: A72 #0 コアで実行される Arm trusted FW ELF への絶対パスまたは相対パスを指定します。

次に例を示します。

v++ -l --package.bl31_elf ./arm_trusted.elf 

--package.boot_mode

--package.boot_mode <arg>

<arg>: エミュレーション中またはハードウェアでアプリケーションを実行される際に使用される <ospi | qspi | sd> ブート モードを指定します。

次に例を示します。

v++ -l --package.boot_mode sd 

--package.defer_aie_run

--package.defer_aie_run

Versal AI エンジン コアをエンベデッド プロセッサ (PS) アプリケーションでイネーブルにするかどうか指定します。このオプションを指定しない場合は、PDI ロード中に AI エンジン コアをイネーブルにする CDO コマンドが生成されます。

次に例を示します。

v++ -l --package.defer_aie_run

--package.domain

--package.domain <arg>

<arg>: ドメイン名を指定します。

次に例を示します。

v++ -l --package.domain xrt

--package.dtb

--package.dtb <arg>

<arg>: APU に Linux をロードするのに使用されるデバイス ツリー バイナリ (DTB) への絶対パスまたは相対パスを指定します。

次に例を示します。

v++ -l --package.dtb ./device_tree.image

--package.enable_aie_debug

--package.enable_aie_debug

イネーブルにすると、PDI ロード中に AI エンジン コアを停止する CDO コマンドが生成されます。

次に例を示します。

v++ -l --package.enable_aie_debug 

--package.image_format

--package.image_format <arg>

<arg>: <ext4 | fat32> で出力イメージ ファイル形式を指定します。

• ext4: Linux ファイル システム
• fat32: Windows ファイル システム

次に例を示します。

v++ -l --package.image_format fat32 

--package.kernel_image

--package.kernel_image <arg>

<arg>: Linux カーネル イメージ ファイルへの絶対パスまたは相対パスを指定します。プラットフォームで使用可能な既存のイメージを上書きします。プラットフォーム イメージ ファイルは、https://japan.xilinx.com からダウンロードできます。詳細は、Vitis ソフトウェア プラットフォームのインストール を参照してください。

次に例を示します。

v++ -l --package.kernel_image ./kernel_image 

--package.no_image

--package.no_image

SD カードのイメージ作成をバイパスします。--package.boot_mode sd で有効です。

--package.out_dir

--package.out_dir <arg>

<arg>: --package コマンドの出力ディレクトリへの絶対パスまたは相対パスを指定します。

次に例を示します。

v++ -l --package.out_dir ./out_dir 

--package.ps_debug_port

--package.ps_debug_port <arg>

<arg>: PS コアをデバッグするデバッガーから入ってくる接続をエミュレーターがリッスンする TCP ポートを指定します。

次に例を示します。

v++ -l --package.debug_port 3200 

--package.ps_elf

--package.ps_elf <arg>

<arg>: <ps.elf,core> を指定します。

• ps.elf: PS コアの ELF ファイルを指定します。
• core: 実行する PS コアを指定します。

次に例を示します。

v++ -l --package.ps_elf a72_0.elf,a72-0 

--package.rootfs

--package.rootfs <arg>

<arg>: 処理された Linux ルート ファイルのシステム ファイルへの絶対パスまたは相対パスを指定します。プラットフォーム RootFS ファイルは、Xilinx.com からダウンロードできます。詳細は、Vitis ソフトウェア プラットフォームのインストール を参照してください。

次に例を示します。

v++ -l --package.rootfs ./rootfs.ext4

--package.sd_dir

--package.sd_dir <arg>

<arg>: sd_card ディレクトリ/イメージにパッケージするフォルダーを指定します。ディレクトリの内容が sd_card フォルダー内のフォルダーにコピーされます。

次に例を示します。

v++ -l --package.sd_dir ./test_data 

--package.sd_file

--package.sd_file <arg>

<arg>: sd_card ディレクトリ/イメージにパッケージする ELF またはその他のデータ ファイルを指定します。このオプションを繰り返し使用すると、複数のファイルが sd_card に追加できます。

次に例を示します。

v++ -l --package.sd_file ./arm_trusted.elf 

--package.uboot

--package.uboot <arg>

<arg>: U-Boot ELF ファイルへのパスを指定します。これにより、プラットフォーム U-Boot は使用されなくなります。

次に例を示します。

v++ -l --package.uboot ./uboot.elf 

--profile.aie <arg>

ADF (Adaptive Data Flow) アプリケーションで AI エンジン ストリームのプロファイリングを有効にします。この場合、<arg> は次のとおりです。

<ADF_graph_argument|pin name|all>

• <ADF_graph_argument>: ADF グラフ アプリケーションから引数名を指定します。
• <pin_name>: AI エンジン カーネル上のポートを示します。
• <all>: ADF アプリケーション内のすべてのストリーム接続を監視します。

v++ --link --profile.aie:DataIn1

--profile.data <arg>

モニター IP を介してデータ ポートを監視します。このオプションは、リンク時には指定する必要があります。

<arg> は次のようになります。

[<kernel_name>|all]:[<cu_name>|all]:[<interface_name>|all](:[counters|all])

• [<kernel_name>|all]: コマンドを適用する特定のカーネルを定義します。all キーワードを使用して、1 つのオプションで既存のカーネル、計算ユニット、インターフェイスすべてを監視できるよう設定することもできます。
• [<cu_name>|all]: <kernel_name> が指定されている場合は、コマンドを適用する特定の CU を定義したり、カーネルのすべての CU に適用する必要があることを指定したりできます。
• [<interface_name>|all]: カーネルまたは CU の特定のインターフェイスを定義して、データ アクティビティを監視するか、すべてのインターフェイスを監視します。
• [<counters|all]: オプションの引数で、指定しない場合はデフォルトで all になります。大型デザインの場合は情報の収集を counters に制限できますが、all を指定して実際のトレース情報が収集されるようにすることもできます。

たとえば、k1 カーネルのすべての CU およびインターフェイスにデータ プロファイルを割り当てるには、次のコマンドを使用します。

v++ --link --profile.data:k1:all:all

--profile.exec <arg>

カーネルの実行時間を記録し、システム実行中に最小限のポート データ コレクションを示します。このオプションは、リンク時には指定する必要があります。

exec プロファイルの構文は、次のとおりです。

[<kernel_name>|all]:[<cu_name>|all](:[counters|all])

たとえば、k1 カーネルの cu2 の実行をプロファイルするには、次のコマンドを使用します。

v++ --link --profile.exec:k1:cu2

--profile.stall

デバイス バイナリ (.xclbin) に停止監視ロジックを追加します。これには、カーネル インターフェイスに停止ポートを追加する必要があります。これには、コンパイルおよびリンクの両方で stall オプションを指定する必要があります。

stall プロファイルの構文は、次のとおりです。

[<kernel_name>|all]:[<cu_name>|all](:[counters|all])

たとえば、k1 カーネルの cu2 の停止を監視するには、次のコマンドを使用します。

v++ --compile -k k1 --profile.stall ...
v++ --link --profile.stall:k1:cu2 ...

--profile.trace_memory

ハードウェア ターゲット (-t=hw) をビルド際に、トレース データを取り込むのに使用するメモリのタイプおよび量を指定できます。この引数は、次のように設定できます。

<FIFO>:<size>|<MEMORY>[<n>]

プロファイルのトレース バッファー メモリのタイプを指定します。

FIFO:<size>

KB 単位で指定します。デフォルトは FIFO:8K です。最大値は 4G です。

Memory[<N>]

プラットフォームのメモリ リソースのタイプおよび数を指定します。ターゲット プラットフォームのメモリ リソースは、platforminfo コマンドで指定できます。サポートされるメモリ タイプは、HBM、DDR、PLRAM、HP、ACP、MIG、および MC_NOC などです。DDR[1] のように範囲で指定します。

--vivado.impl.jobs

--vivado.impl.jobs <arg>

Vivado Design Suite がデバイス バイナリをインプリメントするのに使用する並列ジョブ数を指定します。ジョブ数を増やすと、Vivado インプリメンテーション ステップを並列に処理することにより、ジョブを短時間で完了できます。

例:

v++ --link --vivado.impl.jobs 4

--vivado.impl.lsf

--vivado.impl.lsf <arg>

bsub コマンド ラインを LSF クラスターに渡す文字列として指定します。Vivado インプリメンテーションに IBM Platform Load Sharing Facility (LSF) を使用する場合に必要なオプションです。

例:

v++ --link --vivado.impl.lsf '{bsub -R \"select[type=X86_64]\" -N -q medium}'

--vivado.impl.strategies

--vivado.impl.strategies <arg>

Vivado インプリメンテーション run のストラテジ名のカンマ区切りのリストを指定します。ALL を使用すると、使用可能なすべてのインプリメンテーション ストラテジが実行されます。これにより、ビルド プロセス中にさまざまなインプリメンテーション ストラテジを同時に実行できるので、デザインのタイミングおよび配線の問題をより迅速に解決できます。

--vivado.param

--vivado.param <arg>

FPGA のバイナリ (xclbin) の合成およびインプリメンテーションに使用する Vivado Design Suite のパラメーターを指定します。

--vivado.prop

--vivado.prop <arg>

FPGA のバイナリ (xclbin) の合成およびインプリメンテーションに使用する Vivado Design Suite のプロパティを指定します。

vivado.prop run.impl_1.
{STEPS.PLACE_DESIGN.ARGS.MORE 
OPTIONS}={-no_bufg_opt}

vivado.prop fileset.
current.top=foo

たとえば、コマンド ラインからは次のように実行します。

v++ --link --vivado.prop run.impl_1.STEPS.PHYS_OPT_DESIGN.IS_ENABLED=true
--vivado.prop run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=Explore
--vivado.prop run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=/…/xxx.tcl

これらのオプションは、コンフィギュレーション ファイルの [vivado] セクション ヘッドの下で次のフォーマットを使用して指定できます。

[vivado]
prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.IS_ENABLED=true
prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=Explore
prop=run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=/…/xxx.tcl

--vivado_prop run.impl_1.{STEPS.PLACE_DESIGN.ARGS.MORE OPTIONS}={-no_bufg_opt}

--vivado_prop run.impl_1.STEPS.PLACE_DESIGN.ARGS.{MORE OPTIONS}={-no_bufg_opt}

--vivado.synth.jobs

--vivado.synth.jobs <arg>

Vivado Design Suite がデバイス バイナリを合成するのに使用する並列ジョブ数を指定します。ジョブ数を増やすと、Vivado 合成を並列に処理することにより、ジョブを短時間で完了できます。

例:

v++ --link --vivado.synth.jobs 4

--vivado.synth.lsf

--vivado.synth.lsf <arg>

bsub コマンド ラインを LSF クラスターに渡す文字列として指定します。Vivado 合成に IBM Platform Load Sharing Facility (LSF) を使用する場合に必要なオプションです。

例:

v++ --link --vivado.synth.lsf '{bsub -R \"select[type=X86_64]\" -N -q medium}'

コメント

行頭に「#」が付いている行はコメントです。

サポートされるコマンド

デフォルトでは、v++ は作業ディレクトリ全体を再帰的にスキャンし、すべてのエラー メッセージを v++ 出力に表示します。次に説明する promote および suppress コマンドは、v++ 出力を制御するコマンドです。

• promote: 検索条件に一致するメッセージをすべて v++ 出力に表示します。
• suppress: 検索条件に一致するメッセージを v++ 出力で非表示にします。ただし、エラー メッセージは非表示にできません。

各行にコマンドを 1 つずつ記述します。

コマンド オプション

メッセージ ルール ファイルには、promote および suppress コマンドを複数含めることができます。各コマンドにはオプションを 1 つのみ指定できます。指定可能なオプションは次のいずれか 1 つのみです。オプションでは大文字と小文字が区別されます。

• -id [<message_id>]: 指定したメッセージ ID に一致するすべてのメッセージを表示するか、または非表示にします。メッセージ ID のフォーマットは「nnn-mmm」です。たとえば、次のような HLS からの警告メッセージがあるとします。このメッセージの ID は 204-68 です。

  WARNING: [V++ 204-68] Unable to enforce a carried dependence constraint (II = 1, distance = 1, offset = 1) 
  between bus request on port 'gmem' 
  (/matrix_multiply_cl_kernel/mmult1.cl:57) and bus request on port 'gmem'-severity [severity_level]

  メッセージ ID 204-68 を非表示にするには、suppress -id 204-68 と指定します。

• -severity [<severity_level>]: 重要度を示す次のいずれかの値を指定します。指定した重要度のメッセージの重要度を上げるか、または非表示にします。
  • info
  • warning
  • critical_warning

    重要度が critical-warning のメッセージの重要度を上げるには、promote -severity critical_warning と指定します。

メッセージ ルールの優先順位

suppress ルールは promote ルールよりも優先されます。同じメッセージ ID または重要度がメッセージ ルール ファイルの promote コマンドと suppress コマンドの両方に渡された場合、その条件に一致するメッセージが非表示になります。

メッセージ ルール ファイルの例

次に、メッセージ ルール ファイルの例を示します。

# promote all warning, critical warning
promote -severity warning
promote -severity critical_warning
# suppress the critical warning message with id 19-2342
suppress -id 19-2342