ザイリンクスは、AMD の一員ですプライバシーポリシー (更新済み）
  2. ボード
  3. AI エンジン向け VCK5000 Versal 開発カード
クリックして拡大

AI エンジン向け VCK5000 Versal 開発カード

by: Xilinx, Inc

ザイリンクス VCK5000 Versal 開発カードは、ザイリンクス 7nm Versal® ACAP アーキテクチャで構築されており、Vitis のエンドツーエンド フローを使用する AI エンジン開発向けにデザインされています。

  • 価格: $2,745.00
  • パーツ番号: VCK5000-AIE-ADK-P-G-ED
  • デバイス サポート:
    • Versal AI Core Series
購入リクエスト

概要

製品説明

ザイリンクスの VCK5000 Versal® 開発カードは、ザイリンクスの 7nm Versal ACAP アーキテクチャを採用しているため、5G、DC コンピューティング、AI、信号処理に最適です。ドメイン特化アーキテクチャ (DSA) により、C/C++、ソフトウェア プログラマビリティによる使いやすさと、特定分野の強力なサポートを提供します。C/C++ を使用する抽象度の高い AI エンジン API と Vitis アクセラレーション ライブラリを利用することで、アルゴリズムとアプリケーションの高速化が可能になります。

Vitis フローでは、C/C++ を使用して開発し、X86 またはエンベデッド プロセッサで実行し、XRT でアクセラレータとの実行時の相互作用を管理します。ハードウェア コンポーネントやカーネルは、C/C++ で開発することも、PL や AI エンジンに対して RTL を使用して開発することも可能です。

主な機能と利点

Performance icon

性能と低電力

  • 前世代のザイリンクス UltraScale+™ と比較して最大 10 倍の性能向上が可能で、多様なアプリケーションで消費電力も削減できる
  • 業界最先端の計算性能: 最大 145 TOPS (int8); 37 TOPS (int16); 12T FLOPs (fp32)
Performance icon

ソフトウェア ファミリ

reconfigurable-icon

混合カーネルによる開発

  • 混合カーネルで独自のデータ パイプラインをカスタマイズする
  • C/C++ で AIE カーネルを開発し、RTL または HLS で PL カーネルを開発して、Vitis でシステム全体を接続する
クリックして拡大
vitis-accelerated-libraries

拡大表示

vck5000-architecture

拡大表示

製品情報

ボードの機能

カードの仕様 VCK5000
デバイス VC1902
コンピューティング アクティブ パッシブ*
INT8 TOPS (ピーク) 145 145
INT8x16 TOPS (ピーク) 70 70
INT16 TOPS (ピーク) 37 37
CINT16 TOPS (ピーク) 10 10
FP32 TOPS (ピーク) 12 12
サイズ
高さ フル フル
長さ フル 3/4
幅 デュアル スロット デュアル スロット
メモリ
DDR メモリ容量 16 GB 16 GB
DDR 総帯域幅 102.4 GB/s 102.4 GB/s
内部 SRAM の容量 23.9 MB 23.9 MB
内部 SRAM の総帯域幅 23.5 TB/s 23.5 TB/s
インターフェイス
PCI Express Gen3 x 16 / Gen4 x 8 Gen3 x 16 / Gen4 x 8
ネットワーク インターフェイス 2x QSFP28 (100GbE) 2x QSFP28 (100GbE)
ロジック リソース
ルックアップ テーブル (LUT) 899,840 899,840
消費電力と熱
最大総消費電力 225W 225W
熱冷却 アクティブ パッシブ

* アクティブ 冷却ボードのみを発送します。VCK5000 Versal 開発カード セキュア サイトのハードウェア インストール ガイドに従って VCK5000 からファンを取り外すと、パッシブになります。

リソース

開発を始める

以下の手順に従って、VCK5000 カードで設計を開始してください。

Step 1: 購入

量産向けの VCK5000 搭載カードを購入します。

購入 > 

Step 2: セキュア サイトへアクセス 

VCK5000 Versal 開発カードセキュア サイトへのアクセスをリクエストします。

Step 3: 開発を始める 

 VCK5000 Versal 開発カードセキュア サイトの開発開始/インストールに従って始めます。

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付
記事
cuda-vitis
記事

VCK5000 の Vitis AIE API

この記事では、設計生産性の大幅向上を可能にする、Vitis 2021.2 の AIE API (抽象度の高い AI エンジン API) を使用した AI エンジン カーネルの開発方法を紹介しています。この AIE API は、効率的な低レベルの AI エンジンに変換されるデータ型と演算を提供する C++ ヘッダーのみのライブラリとして実装される、より高い抽象化レベルの C++ API です。AI エンジン API は、AI エンジン カーネルのプログラミングをサポートする手段であり、異なる AI エンジン アーキテクチャ間での移植性を向上させます。

内容を確認する  >
exploring-support-vector-machine-acceleration-with-vitis
記事

Cuda から Vitis への移行

Familiar with CUDA and Nvidia GPUs? Then this article is for you!  CUDA アーキテクチャを通して見たザイリンクスの Vitis を使用する並列ハードウェアの開発方法について説明します。

内容を確認する  >
kernel-code
記事

Vitis で Versal ACAP 向けにカーネル コードを最適化

Vitis は、FPGA (Field Programmable Gate Array)、SoC (System on Chip)、Versal ACAP などのヘテロジニアス プラットフォーム上でエンベデッド ソフトウェアやアクセラレーション アプリケーションを開発するための統合ソフトウェア プラットフォームです。この記事では、Vitis について簡単に説明した後、シリコンを最大限に活用するための主要カーネル最適化について説明しています。

内容を確認する  >
image-1-vitis-code
記事

多様な業界のアプリケーション高速化にザイリンクスが選ばれる理由

Vitis は、従来の FPGA フローよりも簡単に、多くの業界のアプリケーションを高速化するための開発キットやライブラリを多数提供しています。また、C/C++ や Python を使用する CPU/GPU ベースのソフトウェア開発経験がある開発者にとっても理想的な環境です。Vitis ライブラリでは、CUDA のようなライブラリが多数カバーされており、デザインを効率的に移行することが可能です。

なぜアプリケーションの高速化にザイリンクスが選ばれるのか、その理由に迫ってみましょう！

内容を確認する  >