UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

システム開発

今日の競争の激しい市場では、複雑なシステムを素早く試作、検証、展開し、製品化までの時間を短縮することが市場の優位性を得るために非常に重要です。ザイリンクス SoC、MPSoC、RFSoC デバイスは、プロセッサのソフトウェア プログラマビリティと FPGA のハードウェア プログラマビリティを兼ね備えているため、無類のシステム パフォーマンス、柔軟性、拡張性を実現できます。  異種領域から複雑なサブシステムを統合するには、何年もの作業が必要になります。ザイリンクスは、Mathworks™ 社や National Instruments™ 社などのワールドクラスのパートナー企業と密接に協力し迅速なシステム開発を可能にします。

モデル ベースの設計でザイリンクスの適応可能プラットフォームをプログラム

モデル ベースの設計は、初期設計からデザインの解析、シミュレーション、自動コード生成、検証に至るまでの開発プロセス全体でシステム レベルのモデリングを使用して、数学的かつ視覚的なアプローチで複雑な制御システム、信号処理、およびビジョンベース システムを開発する方法です。素早くデザインを反復実行でき、設計サイクルの早い段階でエラーを検出できるため、その他の設計方法よりも、広範なデザイン空間を迅速に診断できます。

System Generator for DSP および Model Composer

ザイリンクスは、MathWorks Simulink® 環境で利用できる 2 つのアドオン ツールボックスを提供しています。これらにより、ザイリンクスの適応可能プラットフォーム用の最適化された量産品質のコードを自動生成できます。

System Generator for DSP は、ザイリンクス デバイス上で高性能 DSP アルゴリズムを定義、テスト、および実装できる業界最先端のアーキテクチャ レベル設計ツールです。Simulink 環境で DSP48 Macro のような低レベルの DSP プリミティブをインスタンシエートすることができるなど、100 以上の RTL に最適化されたライブラリ ブロックを提供します。FPGA/システム設計者は、System Generator を使用することで、ベース アーキテクチャへのアルゴリズム マッピングをブロック レベルで制御でき、Simulink のシミュレーション環境を利用して、実装モデルのシミュレーションや検証が可能です。

詳細は、japan.xilinx.com/systemgenerator をご覧ください。

Model Composer は、高レベルな抽象化ツールボックスであるため、アルゴリズム設計者は細かい低レベルな実装に時間をかける必要がなくなり、アプリケーション開発に集中できます。コンピューター ビジョンや画像処理向けのアプリケーション特定ライブラリなど、ベクトルと行列をサポートするビット精度のザイリンクス製品に最適化されたブロックを提供します。高速シミュレーションとフレームベースの設計をサポートするため、アルゴリズム設計者は抽象度の高いレベルで設計し、ザイリンクスの適応可能プラットフォーム上に実装できます。

アルゴリズム記述から量産品質の実装までのプロセスは、ザイリンクスの高位合成 (HLS) の自動最適化機能と自動コード生成機能を利用して実行できます。

詳細は、 japan.xilinx.com/modelcomposer をご覧ください。

HDL Coder および HDL Verifier

MATLAB、Simulink、および Stateflow を使用してアルゴリズムを設計してシミュレーションを実行し、その後、HDL Coder を使用してザイリンクスの FPGA や Zynq® SoC 用のコードを生成できます。HDL Coder を使用することで、Simulink モデルからネイティブ Simulink ブロックや System Generator for DSP で生成したザイリンクス固有ブロックを含むモデルを生成できます。HDL Verifier では、MATLAB または Simulink モデルをシステム レベルのテスト ベンチとして使用し、生成されたコードを Mentor Graphics® 社または Cadence® 社の HDL シミュレータを使用して協調シミュレーションを実行してコードを検証できます。HDL Coder と HDL Verifier は、FPGA 用の HDL インプリメンテーションのためのコード生成、プログラミング、および検証を可能にする統合環境を提供します。

詳細は、 mathworks.com/xilinx を参照してください。

プラットフォーム ベース設計でザイリンクスの適応可能プラットフォームをプログラム

エンベデッド システム設計者は、LabVIEW や National® Instruments (NI) 社の RIO (Reconfigurable I/O) ハードウェアを使用することによって、従来の複雑な RTL 設計フローがシンプルになり、オペレーティング システム、ドライバー、ミドルウェアの構築など時間のかかる作業が不要になります。

 National Instruments 社は、すぐに使えるリコンフィギャラブル ハードウェアや直観的なグラフィカル プログラミングなどを含むエンベデッド デザインを対象とするプラットフォーム ベースの設計手段を開発しました。NI LabVIEW 開発環境では、NI 社がサポートするプロセッサおよびプログラマブル ロジックに記述されたアプリケーションをワンクリックでコンパイル、デバッグ、デプロイできます。現在、この開発環境では、複数のザイリンクス プログラマブル デバイスをサポートしています。NI 社は、RIO コンピューティング コアにザイリンクス SoC および FPGA を採用し、60 種以上のプラットフォームを提供しています。

詳細は、www.ni.com/xilinx を参照してください。

このページをブックマークに追加