Vivado シミュレータ

Vivado® シミュレータは、豊富な機能を備えた Verilog、SystemVerilog および VHDL 言語に対応する混合言語シミュレータです。すべての Vivado HLx Edition に含まれ、追加料金は不要です。デザイン サイズ、インスタンス、または行数の制限がないため、1 つの Vivado ライセンスで無制限のインスタンスの混合言語シミュレーションを実行できます。

Vivado Simulator は、Windows® および Linux の両方のオペレーティング システムをサポートし、ザイリンクスのお客様の検証ニーズに対応するための強力なデバッグ機能を備えています。

サポートの特長

Vivado Simulator は、ハードウェア記述言語(HDL)のイベントドリブン シミュレータで、単一言語および混合言語デザインのビヘイビアおよびタイミング シミュレーションをサポートします。

主な特長:

  • SystemVerilog (制約のランダムと機能範囲を含む)
  • Verilog 2001
  • VHDL 93 および VHDL 2008
  • UVM 1.2
  • タイミング シミュレーション用 Standard Delay Format (SDF) 3.0
  • 電力解析用 Switching Activity Interchange Format (SAIF)
  • Value Change Dump (VCD) のサポート
波形デバッグ

Vivado シミュレータには、デジタル波形とアナログ波形の生成をサポートする高度な波形ビューアがあります。Vivado は、シミュレータ、ハードウェア デバッグ、およびシステム ジェネレーター環境に同じ波形ビューア インターフェイスを使用して、すべてのユーザーに一貫性のある高度なインターフェイスを提供しています。

波形ビューアのクロス プロービング機能では、波形からテキスト エディタへ (その逆も) ロジックをトラバースできるため、デバッグ プロセスが容易になります。

主な特長:

  • アナログ波形ビューア
    • デジタル エンコードされたアナログ信号 (DSP、AMS) を可視化
  • 抽象信号でデバッグが容易
    • 仮想バス
    • 信号のグループ化
    • 信号分配器
  • 十分な情報い基づく相互作用
    • 複数の波形ウインドウを同時に表示
  • AXI メモリ マップド インターフェイスおよび AXI ストリーミング インターフェイスのトランザクションを表示
ソース コード デバッグ

Vivado シミュレータには、ユーザーがリアルタイムで問題を特定して修正できる画期的なソース コード デバッグ環境があります。GUI および Tcl スクリプトを使用して、デバッグ環境を制御できます。

主な特長 :

  • サブプログラムのデバッグを実行する GUI ([Call-stack]、[Stack-frames]、[Local Objects] ウィンドウ)
  • ステップ スルー シミュレーションおよび RTL の詳細評価
  • ブレークポイントを追加してソース コードをデバッグ
  • テキスト エディタに現在の値を表示
  • 回路図、RTL ソース、波形からクロス プローブ
    • HDL 修正後、シングル クリック シミュレーションで再コンパイルと再起動が可能
C 協調シミュレーション

Vivado シミュレータでは、SystemVerilog ベースの DPI (Direct Programming Interface) および XSI と呼ばれているザイリンクスのプロプリエタリ インターフェイスを使用して、C と HDL を相互作用させることができます。XSI は、シミュレーション カーネルに対して Direct-C インターフェイスを提供するため、C テストベンチを HDL へ接続する際の最適な C インターフェイスとなります。

主な特長:

  • 低速な RTL モデルを C モデルに置き換えてシミュレーション性能を向上させる
  • シミュレーション カーネルと直接インターフェイス
    • System Generator が XSI を使用して協調シミュレーションが可能
  • ヘテロジニアス (VHDL、Verilog、C、Python…) シミュレーション環境の実現

主な資料