Vivado® シミュレータは、豊富な機能を備えた Verilog、SystemVerilog および VHDL 言語に対応する混合言語シミュレータです。すべての Vivado HLx Edition に含まれ、追加料金は不要です。デザイン サイズ、インスタンス、または行数の制限がないため、1 つの Vivado ライセンスで無制限のインスタンスの混合言語シミュレーションを実行できます。
Vivado シミュレータは、Windows® と Linux の両方をサポートし、ザイリンクス カスタマーの検証ニーズに応える画期的なデバッグ機能を備えています。
Vivado シミュレータは、単一言語と混合言語デザインの論理シミュレーションとタイミング シミュレーションをサポートする HDL ベースのイベント駆動型シミュレータです。
主な特長:
- SystemVerilog
- Verilog 2001
- VHDL 93 および VHDL 2008
- タイミング シミュレーション用 Standard Delay Format (SDF) 3.0
- 電力解析用 Switching Activity Interchange Format (SAIF)
- Value Change Dump (VCD) のサポート
Vivado シミュレータには、デジタル波形とアナログ波形の生成をサポートする高度な波形ビューアがあります。Vivado は、シミュレータ、ハードウェア デバッグ、およびシステム ジェネレーター環境に同じ波形ビューア インターフェイスを使用して、すべてのユーザーに一貫性のある高度なインターフェイスを提供しています。
波形ビューアのクロス プロービング機能では、波形からテキスト エディタへ (その逆も) ロジックをトラバースできるため、デバッグ プロセスが容易になります。
主な特長:
- アナログ波形ビューア
- デジタル エンコードされたアナログ信号 (DSP、AMS) を可視化
- 抽象信号でデバッグが容易
- 仮想バス
- 信号のグループ化
- 信号分配器
- 十分な情報い基づく相互作用
- 複数の波形ウインドウを同時に表示
Vivado シミュレータには、ユーザーがリアルタイムで問題を特定して修正できる画期的なソース コード デバッグ環境があります。GUI および Tcl スクリプトを使用して、デバッグ環境を制御できます。
主な特長:
- サブプログラムのデバッグを実行する GUI ([Call-stack]、[Stack-frames]、[Local Objects] ウィンドウ)
- ステップ スルー シミュレーションおよび RTL の詳細評価
- ブレークポイントを追加してソース コードをデバッグ
- テキスト エディタに現在の値を表示
- 回路図、RTL ソース、波形からクロス プローブ
- HDL 修正後、シングル クリック シミュレーションで再コンパイルと再起動が可能
Vivado シミュレータでは、SystemVerilog ベースの DPI (Direct Programming Interface) および XSI と呼ばれているザイリンクスのプロプリエタリ インターフェイスを使用して、C と HDL を相互作用させることができます。XSI は、シミュレーション カーネルに対して Direct-C インターフェイスを提供するため、C テストベンチを HDL へ接続する際の最適な C インターフェイスとなります。
主な特長:
- 低速な RTL モデルを C モデルに置き換えてシミュレーション性能を向上させる
- シミュレーション カーネルと直接インターフェイス
- System Generator が XSI を使用して協調シミュレーションが可能
- ヘテロジニアス (VHDL、Verilog、C、Python…) シミュレーション環境の実現
主な資料
| タイトル | サイズ | 更新日 |
|---|---|---|
| Vivado Design Suite チュートリアル: ロジック シミュレーション | 2 MB | 2018/04/04 |
| Vivado Design Suite: ISE から Vivado Design Suite への移行ガイド | 1 MB | 2018/04/04 |
| Vivado Design Suite チュートリアル: ロジック シミュレーション | 2 MB | 2018/04/04 |
| Vivado Design Suite Tcl コマンド リファレンス ガイド | 10 MB | 2018/04/04 |