概要

Verification IP (VIP) ポートフォリオにより、シミュレーション環境でのデザインの検証とデバッグを容易に、迅速に、より効果的に実行できます。Verification IP コアは、適切な相互運用性とシステム動作を保証することを目的とした検証モデルです。DA 業界の企業は、規格ベース インターフェイス (AXI、PCIe、SAS、SATA、USB、HDMI、ENET など) に対応する VIP を開発しています。VIP を使用するメリットには、デザインの品質向上、再利用によるスケジュールの短縮などがあります。

ザイリンクスの VIP コアは、ARM ライセンスのアサーションを使用する完全 AXI プロトコル チェック機能を提供する SystemVerilog ベースのシミュレーション モデルで、主要シミュレータをすべてサポートし、Vivado に含まれる無償のコアです。ザイリンクスは、AXI コンポーネント レベル (AXI-MM、AXI_Stream) を使用するデザインやプロセッシング システム (Zynq®-7000) デザインで使用するための VIP を提供しています。

AXI Verification IP

  • AXI3、AXI4、および AXI-Lite プロトコルをサポート
  • すべてのプロトコル データ幅、アドレス幅、転送タイプ、応答をサポート
  • AXI プロトコル チェッカーを完全サポート
  • 統合 ARM ライセンスのプロトコル アサーション
  • トランザクション レベルのプロトコル チェック (バーストの種類、長さ、ロックの種類、キャッシュの種類) を実行
  • 動作モード (Master、Slave、Passthrough) を設定可能

AXI Stream Verification IP

  • AXI4-Stream プロトコルをサポート
  • すべてのプロトコル データ幅、アドレス幅、転送タイプ、応答をサポート
  • AXI プロトコル チェッカーを完全サポート
  • 統合 ARM ライセンスのプロトコル アサーション
  • トランザクション レベルのプロトコル チェック (バーストの種類、長さ、ロックの種類、キャッシュの種類) を実行
  • 動作モード (Master、Slave、Passthrough) を設定可能

Zynq-7000 Verification IP

  • プログラマブル ロジックとプロセッサ システム インターフェイスの AXI トランザクションの検証が可能
  • Zynq-7000 BFM のドロップイン置き換え機能
  • 完全 AXI プロトコル チェック機能
  • AXI3 プロトコルをサポート
  • 統合 ARM ライセンスのプロトコル アサーション
  • Zynq-7000 AXI インターフェイスを 9 つすべてサポート
  • トランザクション プログラミング用のタスク ベース API
  • AXI_HP に 32/64 ビットのデータ幅、AXI_GP に 32 ビット、AXI_ACP (Accelerator Cache Coherence Port) に 64 ビット

MPSoC Verification IP

  • Zynq Ultrascale+ MPSoC のプログラマブル ロジックとプロセッサ システム間の AXI トランザクションの検証が可能
  • Zynq Ultrascale+ MPSoC の AXI PL から PS のデータ インターフェイスを 11 までサポート
  • オンチップ メモリと DDR 外部メモリのモデル
  • すべての AXI インターフェイス (AXI 4.0 準拠) をサポート
  • SystemVerilog タスク ベース API
  • Zynq UltraScale+ MPSoC でサポートされているすべてのバースト長とバースト サイズに対応
  • AXI VIP で提供されるプロトコル チェック
資料

資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付
トレーニングとサポート
ビデオ