13 Different Cryptographic Hash Functions Core

製品説明

These are 13 different cryptographic hash function originally submitted to NIST hash function competition which made upto round 2. All of these cores are designed to deliver extremely high throughput of 35.7GBps with fully pipelined architecture running at 600Mhz on Ultrascale+ FPGAs. In this bundle of cores we have SHA-3, Keccak, Blake, Grostl, JH, Skein Cores that got selected for NIST round 3 and BMW, Echo, Shabal, Cubehash, Fugue and Luffa from NIST round 2. We also have Whirlpool hash function on this bundle. It is primarily targeted for extremely high throughput applications with input and output width of 512-bit while the Core can be modified for any bit-width and range of applications like Security, FinTech and Encryption/Decryption.


主な機能と利点

  • Throughput of 35.7GBps
  • Initiation interval of 1
  • Maximum clock frequency of 600MHz
  • LUT Consumption ranging from 47280 to 330960

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-UP Family XCVU13P -2 Vivado 2018.2 0 48500 0 0 0 0 600

IP の品質指標

一般的な情報

データ作成日 Sep 15, 2021
現在の IP リビジョン番号 v1.0
現在のリビジョンのリリース日 Aug 30, 2019
初期バージョンのリリース日 Aug 30, 2019

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 0
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Source Code
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 Y
統合テストベンチの形式 Verilog, VHDL
コード カバレッジ レポートの有無 Y
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 N
市販の評価ボードの有無 N
ボード上で使用した FPGA N/A
ソフトウェア ドライバーの有無 N

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Other Optimization Techniques
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis / 2018.2
スタティックタイミング解析実施の有無 N
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 Yes, document only plan
試験方法 None
アサーション N
収集したカバレッジ メトリック Code
タイミング検証実施の有無 N
タイミング検証レポートの有無 N
サポートされるシミュレーター Xilinx lSim / 2018.2

ハードウェア検証

FPGA 上で検証済み N
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N