logiSDHC SD Card Host Controller

  • パーツ番号: logiSDHC
  • ライセンス: SignOnce
  • ベンダー: Xylon d.o.o.
  • Premier Alliance Member

製品説明

The logiSDHC Secure Digital (SD) Card Host Controller IP core is designed to transfer data from the system memory to the SD card's data bus, and vice versa. Implemented DMA mechanism enables a fast data transfer requiring minimal CPU activities. The logiSDHC IP core is SD Host Controller Standard Specification Version 2.00 compliant. The IP supports non-DMA, standard DMA and Xylon's proprietary DMA transfers, and enables expansion of embedded systems based on the Xilinx FPGA devices by mass storage capabilities. To enable easier and faster integration of the logiSDHC in FPGA designs, Xylon now ships the IP core with the FatFs file system. The FatFs is a generic file system module that implements the FAT file system on small embedded systems. The original source code can be obtained from elm-chan's web site. The logiSDHC IP core is Linux OS compatible.


主な機能と利点

  • 6. Supports non-DMA, standard DMA and Xylon custom DMA data transfers
  • 5. Programmabe transfer rates up to the maximum date rate specified by the standard
  • 2. Supports Standard and High Capacity SD cards
  • 1. Host Controller compliant with Secure Digital Specifications Version 2.00
  • 3. Linux OS compatible
  • 4. Delivered with the file system

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU9EG -1 Vivado 2018.3 Y 0 1317 2 0 0 0 100
KINTEX-7 Family XC7K325T -1 Vivado 2018.3 Y 567 1329 2 1 0 0 100
Zynq-7000 Family XC7Z020 -1 Vivado 2018.3 Y 584 1329 2 1 0 0 100
Spartan 6T Family XC6SLX75T -3 ISE 14.4 Y 730 1608 2 1 0 0 170
VIRTEX6LXT Family XC6VLX240T -3 ISE 14.1 Y 701 1581 2 1 0 0 320

IP の品質指標

一般的な情報

データ作成日 Oct 30, 2019
現在の IP リビジョン番号 2.2
現在のリビジョンのリリース日 Oct 02, 2014
初期バージョンのリリース日 Mar 06, 2009

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 31
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Netlist, Source Code, Bitstream
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 Y
統合テストベンチの形式 VHDL
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 UCF
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq-7000
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート standalone

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Instantiation, Inference
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 N
AXI インターフェイス AXI4-Lite, AXI4
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 No
試験方法 Both
アサーション N
収集したカバレッジ メトリック Functional
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Mentor ModelSIM

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム ZC702
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N