logiLMD Lane Marking Detector

  • パーツ番号: logiLMD
  • ベンダー: Xylon d.o.o.
  • Premier Alliance Member

製品説明

The logiLMD Lane Marking Detection IP core from Xylon's logicBRICKS IP core library is designed to detect the lane markings on the roadway video scenarios captured from a rear-view camera, and to raise an alert in case the host's vehicle departs from the lane. Its functions include image-processing filters, like Gaussian smoothing and Edge detection, and blocks specifically tailored for lane marking detections. The output of the core is the set of straight lines corresponding to lane markings.


主な機能と利点

  • 1. Fundamental building block for FPGA based automotive Rear Looking Lane Departure Warning System
  • 2. Adopts to shadows and light changes
  • 3. Hough Transform based model fitting
  • 4. High input data rate; > 200 Mpix/sec
  • 5. Provides high level decision making reasoning as open source embedded software
  • 6. The most demanding computing tasks implemented in programmable logic
  • 7. Vivado reference design (logiADAK Kit deliverable)
  • 8. C code post-processing library available

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU9EG -2 Vivado 2018.2 1409 2875 13 14 0 0 100
Zynq-7000 Family XC7Z020 -2 Vivado 2018.2 Y 1409 2893 13 15 0 0 100

IP の品質指標

一般的な情報

データ作成日 Jun 12, 2019
現在の IP リビジョン番号 2.1.2
現在のリビジョンのリリース日 Apr 10, 2019
初期バージョンのリリース日 May 17, 2012

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 5
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Netlist
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 Y
統合テストベンチの形式 VHDL
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 N
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq-7000
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Linux, no OS

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Inference, Instantiation
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 Yes, document only plan
試験方法 Constrained random testing
アサーション Y
収集したカバレッジ メトリック Assertion
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Mentor ModelSIM

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム logiADAK Automotive Driver Assistance Kit
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N