UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Omnitek Scalable Video Processor

  • パーツ番号: OSVP Suite
  • ベンダー: Omnitek
  • プログラム レベル: Premier

製品説明

A highly configurable set of IP blocks and optional features that together provide a powerful range of tools for multi-video format conversion and image enhancement for video formats up to 60Hz Ultra HD, with 120Hz Ultra HD output as a further option. For ease of implementation and to make best use of system resources, the principal IP blocks are packaged as a single OSVP core offering up to 8 video channels that you can individually configure to carry out the precise range of actions needed to deliver the transformations you require. All interfaces conform to the AXI4 protocol. Xilinx Vivado and IPI integration is also supported. The OSVP core can be easily interfaced to video connectivity IP components from Omnitek and the Xilinx VIPP suite which are bundled with this IP module. Video channels may be of different video standards. Each of these inputs can be de-interlaced and resized, then composited onto the video output. Each video output can comprise a single video input or a composite multi-view of multiple video inputs, facilitating quad-split display, etc. The OSVP block has been optimised for Xilinx FPGA technology and achieves the highest broadcast quality video processing in an extremely small footprint IP core. A series of reference designs are available called RTVE (Real Time Video Engine). These designs integrate the OSVP IP with Xilinx VIPP in a complete working FPGA design targeted for a range of hardware platforms.


主な機能と利点

  • Asynchronous I/O timing
  • Cadence detector
  • Chroma resampler
  • Cropper
  • Deinterlacer
  • Detail Enhancer
  • Format Converter
  • Frame Synchronizer
  • Frame rate up to 120Hz
  • Motion and Low-angle adaptive deinterlacing
  • Resizer (scaler)
  • Video Graphic Overlay support

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
KINTEX-7 Family XC7K325T -1 ISE 14.4 Y 7876 19127 88 66 0 0 150000000
Zynq-7000 Family XC7Z045 -1 Vivado 2013.4 Y 7582 18412 88 66 0 0 600000000

IP の品質指標

一般的な情報

データ作成日 Sep 25, 2017
現在の IP リビジョン番号 2.0
現在のリビジョンのリリース日 Sep 12, 2014
初期バージョンのリリース日 Sep 12, 2014

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 11
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Source Code, Bitstream
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 Y
統合テストベンチの形式 VHDL
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 UCF
市販の評価ボードの有無 Y
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Linux, XilKernel

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Inference, Instantiation, Other Optimization Techniques
カスタムの FPGA 最適化技術 None,Core Generator
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST / 14.4
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4, AXI4-Stream, AXI4-Lite
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 Executable and documented plan
試験方法 Both
アサーション Y
収集したカバレッジ メトリック Code, Functional
タイミング検証実施の有無 Y
タイミング検証レポートの有無 Y
サポートされるシミュレーター Mentor ModelSIM; Xilinx lSim

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム KC705 and OZ745
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N
このページをブックマークに追加