We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

PCI Express Expresso DMA Core (NWL)

  • パーツ番号: Expresso DMA Core
  • ベンダー: Northwest Logic
  • Alliance Member


The Northwest Logic Expresso DMA Core provides high-performance, scatter-gather DMA operation in a flexible fashion. This enables the core to be easily integrated and used in a wide variety of DMA-based systems. Using the core eliminates the need for users to implement their own DMA design, significantly reducing development time and risk.


  • Can be configured for up to 1024 DMA Channels
  • Companion Windows and Linux Expresso DMA Drivers available
  • Fully hardware validated
  • Provided with a PCI Express Testbench
  • Provides high performance, scatter-gather DMA operation
  • Supports AXI Master and Slave interfaces of selectable data widths 32, 64 , 128 or 256-bit
  • Supports Endpoint and Rootport applications
  • Supports PCIe Multi-Function and SRIOV capability
  • Supports legacy, MSI, MSI-X and local AXI interrupts
  • Utilization numbers provided in the IP Implementation and Quality Metrics are for a x1 lane PCIe implementation
  • Works with Xilinx PCI Express hard cores and Northwest Logic soft PCI Express cores

デバイス インプリメンテーション マトリックス


ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
KINTEX-7 Family XC7K325T -2 Vivado 2012.2 Y 11000 24200 3 0 0 0 250

IP の品質指標


データ作成日 Oct 10, 2017
現在の IP リビジョン番号 1.18
現在のリビジョンのリリース日 Feb 15, 2013
初期バージョンのリリース日 Apr 06, 2012

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 31
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Netlist
ソース コードの形式 Verilog
ハイレベル モデルの有無 N
統合テストベンチの有無 Y
統合テストベンチの形式 Verilog
コード カバレッジ レポートの有無 Y
ファンクショナル カバレッジ レポートの有無 Y
市販の評価ボードの有無 N
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Windows, Linux


ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Inference
カスタムの FPGA 最適化技術 Optimized levels of logic
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 Y
AXI インターフェイス , AXI4
IP-XACT メタデータの有無 N


資料検証計画の有無 Yes, document only plan
試験方法 Both
アサーション N
収集したカバレッジ メトリック Code
タイミング検証実施の有無 Y
タイミング検証レポートの有無 Y
サポートされるシミュレーター Mentor ModelSIM


FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム multiple platforms
業界標準コンプライアンス テストに合格 N/A