USB 3.0 Device (USB3_DEV)

製品説明

USB 3.0 デバイス IP コアは、USB デバイス インターフェイスの迅速かつ簡単なインプリメンテーション向けのスモール フットプリント ソリューションにおいて、高性能な SuperSpeed USB コネクティビティを提供します。


主な機能と利点

  • Bulk、制御、割り込みおよび等時性エンドポイント、転送。
  • コンパクトでコスト効率のよいソリューション。
  • 全二重動作サポート。
  • 最大16 までの完全コンフィギュラブル エンドポイント。
  • 電力管理サポート。
  • USB 3.0 PIPE & GTX トランシーバー インターフェイス。
  • USB 3.0 SuperSpeed サポート (5Gbit/s)。
  • 統合 DMA エンジン。

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-7X Family XC7VX485T -2 Vivado 2018.1 Y 1632 4526 12 0 1 1 175
KINTEX-7 Family XC7K325T -1 Vivado 2018.1 Y 1546 4623 12 0 1 1 170
Zynq-7000 Family XC7Z045 -2 Vivado 2018.1 Y 1484 4615 12 0 1 1 175
VIRTEX6LXT Family XC6VLX75T -1 Older Version Y 3779 5829 13 0 1 1 125
VIRTEX5FXT Family XC5VFX70T -1 Older Version Y 5596 5596 14 0 1 1 125

IP の品質指標

一般的な情報

データ作成日 Jan 09, 2019
現在の IP リビジョン番号 1
現在のリビジョンのリリース日 Nov 03, 2009
初期バージョンのリリース日 Nov 03, 2009

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 2
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Source Code
ソース コードの形式 Verilog
ハイレベル モデルの有無 N
統合テストベンチの有無 Y
統合テストベンチの形式 Verilog
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 UCF
市販の評価ボードの有無 Y
ボード上で使用した FPGA Virtex-7
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート standalone

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Inference, Instantiation
カスタムの FPGA 最適化技術 GTX
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST / 11.4
スタティックタイミング解析実施の有無 Y
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 Executable and documented plan
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック Functional
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Cadence NC-Sim / 6.1

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム HighTech Global Development board
業界標準コンプライアンス テストに合格 N
特定コンプライアンステスト Not Yet