logiCVC-ML Compact Multilayer Video Controller

  • パーツ番号: logiCVC-ML
  • ベンダー: Xylon d.o.o.
  • Premier Partner


The logiCVC-ML IP core is an advanced display graphics controller that enables an easy video and graphics integration into embedded systems with the Xilinx SoC, MPSoC and FPGA devices. It can be used as a standalone graphics IP core, or as a part of larger graphics systems along with other Xylon logicBRICKS IP cores. The logiCVC-ML is a real plug-and-play IP core, prepared for Xilinx Vivado Design Suite, and designers familiar with these tools can immediately start designing. The IP's size and features can be easily adjusted through IP drag and drop tools GUI interface. The logiCVC-ML comes ready-to-use and with the rich set of deliverables including SW driver and documentation. Currently Xylon offers software drivers for use with Linux®, Android(TM) and Microsoft® Windows® Embedded Compact operating systems. Free Xylon reference design for popular Zynq-7000 SoC based development kits enable quick and risk-free evaluation.


  • Supported output formats: Parallel RGB, Parallel YUV, PAL/NTSC, LVDS, Camera link, DVI
  • Configurable AMBA AXI4, AXI4-Lite and AXI4-Stream interfaces
  • Pixel, Layer, or Color Lookup Table (CLUT) alpha blending
  • Configurable layer's size, position and offset
  • Supports up to 5 layers
  • Up to 8192x8192 display resolutions (including 4K2K@60)
  • Supports LCD TFT and CRT displays
  • Software drivers for Linux, Android and Microsoft Windows Embedded Compact
  • Free reference designs: logiREF-ZGPU-ZC702, logiREF-ZGPU-ZC706, logiREF-ZGPU-ZED


デバイス インプリメンテーション マトリックス


ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU9EG -2 Vivado ML 2021.1 Y 0 908 8 0 0 0 333
VERSAL_AI_CORE Family XCVC1902 -1 Vivado 2019.1 Y 0 1235 7 10 0 0 200
KINTEX-7 Family XC7K355T -2 Vivado 2018.2 Y 285 477 1 0 0 0 200
ARTIX-7 Family XC7A100T -2 Vivado 2018.2 Y 283 443 1 0 0 0 130
Zynq-7000 Family XC7Z020 -1 Vivado 2016.2 Y 281 489 1 0 0 0 220
Spartan 6 Family XC6SLX25 -3 Vivado 2014.4 Y 411 808 2 0 0 0 206
VIRTEX6LXT Family XC6VLX75T -1 Vivado 2014.4 Y 394 681 767 0 0 0 200

IP の品質指標


データ作成日 Feb 16, 2022
現在の IP リビジョン番号 5.5.2
現在のリビジョンのリリース日 Jan 20, 2022
初期バージョンのリリース日 Apr 09, 2010

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 80
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Bitstream, Netlist, Source Code
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 Y
統合テストベンチの形式 VHDL
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq UltraScale+ MPSoC
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Linux, WEC7, Android


ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Inference, Instantiation
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4, AXI4-Lite
IP-XACT メタデータの有無 N


資料検証計画の有無 Yes, document only plan
試験方法 Directed Testing
アサーション Y
収集したカバレッジ メトリック None
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Mentor ModelSIM


FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム ZCU102, ZC702